EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2018-3-20 10:47 编辑 & }% U) w0 m( d, W) o
* l: v( x% d! c& |3 K! [
随着PCB上高速信号速率的提升，高速设计方案会在PCB设计中引入比较多的DRC，最常见的是K/L、K/V等DRC。设计者允许这些DRC的存在，但是这些DRC的占比已经超过整板DRC的50%以上，他们的存在会降低ALLEGRO的运行速度，甚至延长某些操作的运行时间（例如：更新DRC，Database check等），还影响投板前的DRC排查效率和质量。Allegro17.2的Via structure 功能，可以帮助设计者去除这些DRC，提升设计效率和设计质量。 " q' Y1 H9 Q8 b2 s& G; `$ h" @
步骤一：根据需求创建Via structure : V& o+ b4 J8 W! Y
设计者可以根据需求，创建不同的Via structure，Via structure可以包含您所需要的设计对象，例如Via、Shape（包括RKO）、Cline等。Via structure的创建方法很简单，找到如下的命令，按照Command栏的提示即可顺利完成。下面举一些我们已有的例子，仅用于说明使用方法。
7 \5 V9 U- Y: ^$ |
% ~6 A1 q3 x( g 0 ]! h5 l6 ~( i9 B1 l4 @( f
1 u# V$ u. N$ ^7 U$ a( M: p1. 芯片侧的Via structure样例，Via structure可以只是Cline，也可以是Via、shape、Cline的合成体。具体包含的对象，由设计者决定。# z( r1 M% M q; r
. {6 u: R9 J3 P G3 h
$ M# @' F! l( O$ p7 i2. 高速布线层切换的Via structure样例。
B k2 W2 {3 y/ A8 D, m0 o
- ?8 i3 d! q8 c' ]" D$ q/ b
5 v: @5 c( Z7 b2 S' `
3. 连接器侧的Via structure样例。可以只包含Cline和您所需的其他对象。
5 a" t, X* b0 S. j: A/ H
9 ]# }- F8 ]$ z4 z. n3 \ a( W
6 s$ N# |# I; j% \' s 步骤二：在设计中调用Via structure
: Y9 |, C$ C. L9 a" M3 ZVia structure定义完成后，我们可以在设计中直接调用，然后将其连接起来，即可完成高速链路的布线。如下的实例中，应用上面提到的几个Via structure样例，完成了一个高速链路的设计。设计完成后，K/L、K/V等报错不再出现，设计变得更加有效，更有利于提升设计质量。 5 z2 D ~3 r: J* @$ A5 R' E) {
3 @# p- H! U' D2 `; m9 P
/ z3 w* e3 N' M$ C l- G& Q; q
Allegro的Via structure功能，可以帮助设计者消除PCB上为了落实设计需求而引入的合理的DRC。让设计更加高效，高质量，且可以促进高速信号设计的一致性（每次遇到同类设计，都可以直接调用已有的模板）。 # { c# L2 @2 [/ x0 U
; q2 `2 R' @: D9 e5 j: s2 C2 x0 d6 F
" P& I% q7 @, w! l6 M ) h6 y; v3 L4 g+ b* g- p4 A$ S
4 d( s5 T/ t4 Q' h& [+ P7 l7 h欢迎您的评论！ ( l9 K5 W1 c( a
您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。 0 M# x; e9 I9 }. ?! W4 `: w* f
: f* R+ w/ n3 R5 R1 B, u
2 s7 P/ B: P4 X/ v- _ | 
/1 
发表于 2018-3-20 10:47
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
