2017年11月23日QA检查报告节选

dhhtmqh · 发表于 2017-11-27 09:53

这个挖空是指表层放一个禁止铺铜区，还是所有的层都要挖空？

陆大少 · 发表于 2017-11-28 09:18

EDA365QA · 发表于 2017-11-28 09:22

dhhtmqh 发表于 2017-11-27 09:53
, o- v$ ?$ f6 R* V+ f/ K这个挖空是指表层放一个禁止铺铜区，还是所有的层都要挖空？

光耦最好能够所有层挖空，完全隔离。

橡皮擦先生 · 发表于 2017-11-28 16:34

EDA365QA 发表于 2017-11-24 09:02
8 b+ l% X4 q1 w3 o6.RGB没等长

RGB是灯的那个么，有要求等长么？

EDA365QA · 发表于 2017-11-29 09:40

橡皮擦先生发表于 2017-11-28 16:34
( }$ X3 V# p0 f& uRGB是灯的那个么，有要求等长么？

不是灯信号，0-7位数据线最好等长。

qilinwang66 · 发表于 2017-12-4 09:24

		自动登录	找回密码
密码			注册

推荐内容 /1