2017年6月18日公益PCB评审报告节选

Ellage · 发表于 2017-6-21 10:44

好样的，学习了

sketty · 发表于 2017-6-23 16:05

wangdalei 发表于 2017-6-19 17:362 K+ Z7 j, S: S3 Y! U% N/ U, p j
封装少钢网是什么意思啊，封装做的有问题吗。

是的，不开钢网怎么上锡呢？

王开鑫55 · 发表于 2017-8-23 16:59

EDA365QA 发表于 2017-6-19 12:09
~1 y! c: q K4 G3 [4. 接入的100欧电阻到FPGA的走线长度需要相等，走线需要加粗，芯片连接到电阻在到过孔。

这个不知道是什么原因要这么做，以前都没注意过这点

LiuTao166462139 · 发表于 2017-10-27 10:07

zyh610710 · 发表于 2017-11-8 18:58

学习学习

		自动登录	找回密码
密码			注册

推荐内容 /1