verilog编码规范

zhoumi · 发表于 2016-5-10 14:06

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

verilog编码规范,该文章主要从8个方面，来阐述对verilog的编码规范的要求。并且每一条规范都有相应的等级。这8个方面主要是：
1，命名规范；
2，文件头规范；
3，注释规范；
4，编码风格；
5，DFT要求；
6，仿真要求；
7，STA要求；
8，综合要求；
好的编码规范不仅能增加代码的整洁、可读性；更能够减少bug产生的可能性，以及对后期DFT，STA和综合都产生良好的影响。