|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
一.引言 随着集成电路的运算速率加快，集成度提高，噪声的增加，电磁干扰问题对于集成电路的设计者来说也日益尖锐，甚至成为了一个决定芯片集成度的关键因素。- D* }1 b/ T! e& n4 A3 s3 Q1 x5 C
集成电路设计者在设计中很少考虑电磁兼容性，因此有可能其设计通过了功能性测试，但在到达生产线或用户手中之后被检测为电磁干扰源。7 K2 E6 g: y: n/ ~( _% t3 z
因此，电磁兼容问题应该在设计一开始就作为一个专题予以考虑。关于印制电路板，有不少考虑电磁干扰因素的研究，也存在相当多准则来抑制电磁干扰。
9 ^ V0 h1 G; K3 S6 q* E" u7 j 然而，从芯片上来考虑电磁干扰仍不是很多。直到现在，大部分设计者仍确信完善的印制电路板设计可完全解决电磁干扰问题。然而，设备制造者最近要求为解决电磁干扰问题，不仅要从印制电路板的设计考虑，还要从芯片的设计来考虑。针对这种需求，本文从芯片的设计考虑提出了几种解决电磁干扰问题的方案。1 _) Q& U$ s, {0 h
二.正文
h/ m" c4 ~: @9 U* v0 F 三星生产的键盘控制的集成电路之一---KS88C0604是一个测试装置，评估电磁干扰改善的程度，KS88C0604是芯片是最好的选择。这是因为它是唯一用于键盘印制电路板的芯片，因此不会受其它电磁干扰源的影响。为了消除显示器和PC对其产生的电磁干扰，键盘在测量时被隔离在GTEM内。( e0 u9 W* |* b0 Z9 ^2 U
实验结果显示较低的芯片地/源线路阻抗（B），较长的脉冲上升时间（D、E），较低的串联谐振增益（C、D、E、I），环路衰减（C、I、F），微条线组和馈电线角变曲（G）等因素与芯片级的电磁干扰有关。+ a# u4 |- \. X" N
在整个频率范围内，EMI特性没有显著改善。这是因不当频率上升时，总阻抗值由印制电路板线路的电感决定，而不是由芯片的源/地线电感决定。而且，芯片导线电阻减少增加了芯片的串联谐振增益。在大于120MHz的频率范围内，电源线与地之间退耦电容对于EMI特性也没有显著影响。当频率增加时，电压波动和环路电流变得很强，这是由于地线阻抗和较大的电流回路面积尺寸造成的。- M4 ?4 T, q n0 x, ~9 r0 p, Z
在负载处增加输出电容对于抑制EMI特性非常有效，这是由于回传率和谐振增益的降低而造成的，输出RC滤波对于抑制EMI特性比仅仅只用电容效果更好，令人惊讶的是固态地衬底面的形成和导线拐角处电增畸变减少都能从芯片级较好地抑制EMI。内部模块的RC滤波在激活模式下，在抑制电压波动上，也能达到在负载处RC滤波一样的效果，按照联邦通讯委员会（FCC）的准则，（输出RC滤波）对EMI会产生不同的影响，输出RC滤波对于达到FCC标准效果最好。电场强度峰值和平均值分别改善到8.8dB和3.1dB。在67.6MHz频率时，最多能改善到15.45Db。
1 X z7 J T* i* s& A 三．结论
" ~% W# D1 r3 T0 K 研究得出，电磁干扰能通过完善芯片的布局和结构来有效地抑制。 |
|
/1 
发表于 2008-10-29 14:24
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！