EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Titianyeer 于 2015-11-11 11:25 编辑
( q( K7 o; M; ^& p) o& H2 E) F6 V/ b0 K, A% u
从网上看的资料，挺有意思，大家一起来看看。 在多任务信号处理系统中，为了提高信号的处理速度，往往使用几个DSP协同工作，为此，必须要解决好几个DSP对共享存储器的高速访问问题。具体来说，主要要解决好两个问题：+ K: Q1 I3 j/ V
$ M) Q2 A( w$ B. o' t$ i
（1）通过建立竞争仲裁机制解决存储器访问共享竞争问题；
& j# K- `: R. k' ~0 K# h（2）解决批量数据高速访问问题。DSP对批量数据的访问一般都是通过启动DMA完成，而DMA一旦启动，数据的传输就不受DSP控制，因此，要设计专门控制电路和缓冲区来确保高速数据传输的稳定性和可靠性。 本文重点介绍了两个TMS320C5402之间共享SRAM和DDRSDRAM的设计方法。
. ?7 v9 u2 V7 G, ?9 R% L1 SRAM的共享访问
( E5 @/ v2 W* m0 w* r' n , {& d7 d1 U! f& V
图 1是2片TMS320C5402共享SRAM的原理图。为了保证对SRAM访问的可靠性，2片DSP共用同一个系统时钟和具有相同的访问优先级。当2片 DSP同时对共享存储器发出访问需求时，FPGA中的共享仲裁控制逻辑会在第1个存储器访问周期允许第1片DSP对SRAM进行访问，同时向第2片DSP 发出READY等待信号，然后在下一个存储器访问周期撤销该等待信号，允许第2片DSP对SDRAM进行访问。如果进行批量数据传输，则2片DSP对应的 READY信号会交替启动。FPGA中的2个双向缓冲器是互相禁止的。另外，在DSP的软件编程时要注意，在软件等待周期寄存器被写入后至少要等待2个时 钟周期DSP才会启动对READY信号的检测。
- i- k' ]8 d9 U2 {# h& m
: I6 L7 v( v0 I, m% c
2 L4 L) C' G s4 Y4 H8 v5 x2 DDRSDRAM的高速共享访问
( q* e4 }2 _$ C( K l& ~+ p
( p0 ]. ?& W' ]1 ?8 m) `! K, D9 d: m在 上述方式中，如果2片DSP同时要对共享存储器进行访问，其访问速度将会降低一倍。在实际的信号处理系统中，特别是在连续视频信号的编码、压缩与速访问， 如果采用大容量双口RAM，其硬件成本开销太大。现在PC机中大量使用的双速数据同步动态存储器（Double Data Rate Synchronous，DRAM）具有存储容量大、访问速度快、价格低廉等特点，因此在大容量高速数字信号处理系统中，只要解决好对DDRSDRAM的 读写访问控制问题，就能解决好大容量高速存储器的共享访问问题。
# W- G1 r2 j6 W+ b- q
2．1 DDRSDRAM的读写访问特性
" z# p$ I) x' m( T
$ ]& t, W- r. x% M! V. i) f4 d图 2为现代公司的HY5DV651622双速同步动态存储器的功能框图。其存储容量为8 Mb，数据宽度为16 B，分为4个页面，采用行列地址复用方式。在时钟的上升和下降沿均可以进行数据的读写操作。对DRAM的控制包括命令控制和数据读写控制，在命令控制中主 要包括模式寄存器设置、存储器自动刷新控制等，通过模式寄存器的设置可以使存储器工作于猝发读写方式，读写长度可以达到256个地址。 ) e9 a) Y0 o8 J
+ d3 g% F) a" k* B* N4 E! U
( T2 }- R; h& J- I) ~9 x8 x 5 D( `* @7 O5 A% L: ~" m
2．2 共享DDRSDRAM的工作过程
3 N! R2 Y {7 \) v" j 7 r: T6 b! C9 R5 H# U9 ?" X
为 了保证DSP对SDRAM大数据量访问的高效性，将SDRAM设置为猝发读写模式，DSP设置为DMA方式，在FPGA中设置容量均为128 b的SRAM缓冲区B0和B1做为数据缓存区，从SDRAM中输出的数据或输入至SDRAM的数据都要经过B0和B1，通过控制寄存器的设置将B0和B1 都映射到2片DSP中地址为FF00H到FF80H的数据区间，但同一时刻1片DSP只能访问B0或B1中的1个。
在 实际工作中，当一片DSP访问B0时，另一片DSP或SDRAM访问B1；相应地当一片DSP访问B1时，另一片DSP或SDRAM则访问B0。如果 SDRAM和DSP同时向同一个数据缓冲区B0或B1写入或读出数据，FPGA会自动禁止，并通过控制寄存器向DSP传递数据读写状态错误信息。这种数据 传递方式不仅加速了DSP对数据的访问速度，而且解决了DSP和SDRAM之间时钟频率不同步问题，不用像图1那样让2片DSP共享同一个时钟。 SDRAM与双DSP的接口如图3所示。
1 W/ q X4 z) F6 I/ T% k6 ]- h$ R 5 l" ^6 l3 v5 Z0 Y9 o
: L! Z4 `$ w; R: q- p5 D6 a
具体来说，DSP对SDRAM的访问分以下两种情况：
r, i' m/ {6 w- Q9 ~ 4 j% e" }4 L6 D6 p( A. w4 K4 d
（1） 同时只有1片DSP对SDRAM访问 此时B0，B1均属于该DSP所有，以读数据为例，首先DSP将需要对SDRAM访问的首末地址通过控制寄存器写入 FPGA，并且设置B0，B1为空的标志，然后起动数据传送命令，FPGA在收到该命令后读入128字入B0，并设置B0的标志为满，随后再读入128字 入B1，并设置B1的标志为满；接着判断B0的标志是否为空，若为空则读出128字入B0，并设置B0的标志为满，否则等待直到B0的标志为空，判断B1 的标志是否为空，若为空则读出128字入B1，并设置B1的标志为满，否则等待直到B1的标志为空。如此反复，直到读取数据结束或收到数据读取结束命令为 止。对DSP来说，他在发出起动数据传送命令后，判断B0标志是否为满，若为满，则起动DMA读取该128字，读取结束后设置B0的标志为空，然后用同样 的方法去读取B1中的数据。如此反复直到将规定的数据读取完毕为止。
（2）2片DSP同时对SDRAM访问 与单片DSP的访问方法类似，通过B0、B1及相应的标志位设定完成数据的访问。
1 j1 [9 y% a' h6 h* C2．3 共享DDRSDRAM的读写访问逻辑设计
4 C) U f$ J" _/ O* f W
2 O4 B4 f( x$ d$ e& {& LDSP 提供下列信号给外部存储器用以完成外部控制：CLK，CS，A0～A15，D0～D15，R／W，MSTRB，ISTRB和IS，但是DDRSDRAM使 用的控制信号为：CLK，／CLK，CKE，／CS，／RAS，／CAS，／WE，数据总线DQ0～DQ15和地址总线A0～A11。由于控制信号的不 同，因此在DSP和SDRAM的接口电路中需要用逻辑电路根据DSP的命令产生SDRAM的控制信号。正是由于接口电路的这种复杂性，在设计SDRAM和 DSP的接口过程中才需要用FPGA来完成。 从图3可以看到，FPGA的控制主要包含3个部分：控制寄存器接口、缓冲区接口和SDRAM控制接口。
" P6 e, a0 O, Z# d7 U# y+ j) y
+ s( a$ ~1 m9 Y& l, C（1）控制寄存器接口 主要包括对DSP地址信号和控制信号的解码；SDRAM的读写模式选择；B0和B1的地址、数据的切换选择及标志控制；读写首末地址的设置等。0 G( o2 h4 }2 v& M; | r, Y1 o
$ ?4 L; v2 I* m3 q0 _（2）缓冲区接口 主要代表2个缓冲区B0和B1的相关信号产生，主要有：读写信号；地址信号（ADDR［6－0］）；数据输入输出信号（DATA－IN［15－0］和DATA－OUT［15－0］）等。
% i0 X: |. t: y
4 e* C2 p; m) M9 w# l- A（3）SDRAM 控制接口 产生SDRAM的控制信号、地址信号与数据总线信号，完成SDRAM的3项功能：刷新、读、写。其中读、写主要通过猝发方式进行。由于 SDRAM是动态RAM，为了防止数据丢失，必须对其进行动态刷新。在SDRAM控制接口部分设计了专门的刷新电路来完成这项功能。
9 j# @4 w6 {) I- F& B, D: z& F3 结 论 由 于FPGA内的SRAM访问速度可以达到10 ns以上，而DDRSDRAM的访问速度比普通的SDRAM快一倍，因此，在采用DDRSDRAM实施存储器共享后，不仅大大节省了系统成本，而且通过提 高FPGA对DDRSDRAM的访问速度后，系统对数据的访问速度并没有受到影响，可以达到100 Mb/s以上。
9 Y2 ?6 t4 G* \ | 
/1 
发表于 2015-11-11 11:21
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！