EDA365电子工程师网

标题: allegro导入网表出错 [打印本页]

作者: 咸蛋小坏人 时间: 2014-6-30 11:50
标题: allegro导入网表出错
求大神看看

QQ截图20140630114901.png (74.4 KB, 下载次数: 3)

作者: hwixjj 时间: 2014-6-30 13:18
器件少了4 5两个脚

作者: topdreams7 时间: 2014-6-30 14:41
应该是网表不对吧，或者器件封装不对。

作者: flyingc381 时间: 2014-6-30 14:43
封装少了4 5 脚

另外网表别放在中文路径下

作者: 咸蛋小坏人 时间: 2014-6-30 16:38

hwixjj 发表于 2014-6-30 13:18
9 l. a; n4 b0 M1 E1 k% ?器件少了4 5两个脚

谢谢，没有少，只是库里面有几个powerjack文件，而且管脚封装不一样，路径设置里面库的优先级不同，导致的错误，把路径重新设置一下就OK啦！

作者: 咸蛋小坏人 时间: 2014-6-30 16:40

flyingc381 发表于 2014-6-30 14:43 v7 M1 `8 L( P; E$ r& K
封装少了4 5 脚
: f% @/ L* e1 q' G: \! [* m$ I) t) y c, R( P. M5 U* `, j
另外网表别放在中文路径下

谢谢，没有少，只是库里面有几个powerjack文件，而且管脚封装不一样，路径设置里面库的优先级不同，导致的错误，把路径重新设置一下就OK啦！你提示的对，cadence要求蛮多的，中文路径容易出错，还有一些符号之类的。

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)