EDA365电子工程师网»技术社区 › 电子技术社区 › Cadence Sigrity仿真论坛 › Allegro 中怎么利用Analyze->Probe 出 inductance, ca ...

Allegro 中怎么利用Analyze->Probe 出 inductance, capacitance report

查看数: 1040 | 评论数: 2 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

stephenhgw

发布时间: 2014-3-14 15:46

正文摘要:

如题， Allegro 中怎么利用Analyze->Probe 出 inductance, capacitance report？. G! i- V+ {: b4 G 为什么有些net 出不出来呢？ 1 j4 m( @& i0 t0 H* ?. n( c8 w是不是要为每个Pin 定义好drive 和 receive 的类 ...

stephenhgw 发表于 2014-6-17 16:55

xiao_layout 发表于 2014-3-26 17:38
4 [/ N) B4 u- x& D# E1 ]( @1 U你需要将你的NET的pin type设置正确。假如：你的pin1是输出就设置为：out ，pin2为输入就设置为：IN。" t0 [& [2 g% L; |) a4 u
oth ...

多谢回复，已解决！

xiao_layout 发表于 2014-3-26 17:38

你需要将你的NET的pin type设置正确。假如：你的pin1是输出就设置为：out ，pin2为输入就设置为：IN。
other设置为：unspce。
还有就是你的buff模型要赋正确。
你可以在logic--pin type里面去查看你的pin type和赋pin type

相约鹏城|11.15-19高交会X慕尼黑华南电子展X华南电路板博览会X半导体显示展: 高交会 - 智能制造、慕尼黑华南电子展、慕尼黑华南电子生产设备展、华南先进激光及加工应用技术展览会、华南电路板国际贸易采购博览会、机器视觉展暨机器视觉技术及工业应用研讨会，将于2022年11月15日-17日在深圳国际会展中心（宝安新馆）举办，展会立足粤港澳大湾区，辐射华南、西南及东南亚市场，为经济复苏献力。

查看 »

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-9-20 01:04 , Processed in 0.057149 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

		自动登录	找回密码
密码			注册

Allegro 中怎么利用Analyze->Probe 出 inductance, capacitance report

正文摘要:

回复

推荐内容 /1