weihuaping118 发表于 2013-11-8 00:56
唉，这么多的鸟，版主也不解释下，呵呵。现在太晚了，睡觉了

呵呵，这个要了解I2C通讯的本质是什么！或者串口通讯等，做为保护IO的作用，准确说是限流，还有就是对信号的上升边沿有所平滑，准确说是消过冲，阻值不能过大，不然会和I2c的总线电容形成RC滤波，那样就成了积分电路了，也就是三角波，总线通讯就错误了，呵呵，
* `# @& A  B/ w! ^; |) ]+ l
# ~$ t5 C7 d$ V8 S在下随口说一下；我觉得很多人总是一上来就问人，这样的学习方式不太好，首先要自己摸索了，实在不懂才问，要问就要问出意义所在嘛，简单的随便说下，没有人会愿意回答的，什么是高手？高手都是解决高水平的问题或者是比较有技术的，不是这样问问题的呢，我觉得哈，这样问的结果就是告诉你加了总比不加好，呵呵，满意吗？个人觉得没有啥意义。不知道有人赞同不。

I²C 規範上的說明︰
* v% Y' y' t  D/ ~, \
Rp min is shown in Fig.37. The required noise mrgin of 0.1VDD for the LOW level, limits the maximum value of Rs. Rs max as a function of Rp is shown in Fig.38. The bus capacitance is the total capacitance of wire, connections and pins. This capacitance limits the maximum value of Rp due to the specified rise time. Fig.39 shows Rp max as a function of bus capacitance. The maximum HIGH level input current of each input/output connection has a specified maximum value of 10 mA. Due to the required noise margin of 0.2 VDD for the HIGH level, this input current limits the maximum value of Rp. This limit depends on VDD. The total HIGH level input current is shown as a function of Rp max in Fig.40.
4 v8 [9 _( y- }% k; ?  {, x
1 l: Z' a  `, n: b  g9 r! G0 p/ E
Series resistors Rs are optional. They protect the I/O stages of the I2C-bus devices from high-voltage spikes on the bus lines, and minimize crosstalk and undershoot of the bus line signals. The maximum value of Rs is determined by the maximum permitted voltage drop across this resistor when the bus line is switched to the LOW level in order to switch off Rp2.
; G$ M/ Z  I7 v  p% l) ^1 Q$ n! Z2 X* k

其實 I²C 的規範都有寫啦！

学习学习

感謝分享~~

根据I2C协议规定：上拉电阻最大值由总线负载电容决定，最小值由输出低电平允许最高输出决定，串联电阻为了防止浪涌损坏器件，串联电阻最大值由输入高电平允许最低输出决定。

tgwfcc 发表于 2013-11-7 09:34
楼上的我信哪个呢？一个说抑制反射，一个说为了调试？

* C$ h1 \$ R$ ^7 e, @) U* U! X* z/ }22.1的电阻是EMC的措施，起到缓冲作用。不是为了调试。

jacklee_47pn 发表于 2013-11-7 09:52
1 [9 g  |% {* s6 c"为了放反射" ???
  X9 T  [: `: X& Q0 e" v
速度要達到 《數十MHz》 等級以上才會發生嚴重的反射問題，I2C 通常最快也只有 《400K ...

I2C虽然低速，但通常是一驱多，如果仿真或测试过菊花链电路就会发现，回沟和振铃是很常见的。对于事先没有仿真的同学来说，调节这两个电阻是重要的手段。但我一般把这两个电阻放在芯片侧，也就是芯片与上拉电阻之间
$ ~1 k6 q! y# N. v9 Y" ]: Z9 O: j

I2C的是OC门输出，你google下OC output就理解了。
5 t$ z% [# D) y2 J& \: {4 X& g

byj922 发表于 2014-3-25 16:06
上拉电阻是必需的，我还没见过不需要上拉电阻的I2C电路。至于上拉阻值多大，则取决于速率和接口的输入电容 ...

恩 ，多谢

上拉电阻是必需的，我还没见过不需要上拉电阻的I2C电路。至于上拉阻值多大，则取决于速率和接口的输入电容大小，一般上拉的电阻在1.5K~4.7K之间。串联电阻不是必需的，但有的人出于EMI考虑，或是为了电平匹配，就串联一个电阻，这样有调整的余地，不用的话就贴0R，反正没有坏处。

jacklee_47pn 发表于 2013-11-7 09:52
' A: F9 U! d+ k" O7 s"为了放反射" ???

速度要達到 《數十MHz》 等級以上才會發生嚴重的反射問題，I2C 通常最快也只有 《400K ...

2 Y( Q5 j2 J1 |# [1 p* s4 G' [高频信号不等于高速信号，只要是高速信号，就需要考虑SI

串联电阻R是可选的。他们保护总线上的高电压尖峰的I2C总线器件以防损坏。

如果确实要去查找I2C中的电阻的话，那么I2C中电阻确实也有一定的要求，一般I2C的上拉电阻计算如下：
! w+ D1 r" R2 e5 ]' sRmin=(VDD-0.4)V/3mA,(这里注意下单位)，
4 l# `2 E$ z, t* y9 G. H# y6 iRmax =(T/0.874)*C,   (T为总线一个周期时间，C为总线上的负载电容，一般为300pF)

其实一般应用可以不接的22欧的，这样做就是楼上说的抑制反射，这样对EMC很有用。。