EDA365电子工程师网

标题: 大家来帮我看看这个问题 [打印本页]

作者: when90 时间: 2013-5-16 09:48
标题: 大家来帮我看看这个问题
如图；这是两对PCIE的差分线，我对他们的间隔约束都是6mil，不过现在他们的时间间隔都是6.5mil，很奇怪的是，为什么有一个出现的错误呢，错误如图所示，帮帮我吧

QQ截图20130516095000.png (25.08 KB, 下载次数: 0)

QQ截图20130516094800.png (10.59 KB, 下载次数: 0)

作者: when90 时间: 2013-5-16 09:48
上面打错字了，不是时间间隔，而是实际的间隔

作者: Aubrey 时间: 2013-5-16 10:12
感觉你线不平行不是45度或者有断接的地方

作者: mela 时间: 2013-5-16 13:56
你板子上设置差分对外间距是不是6.5？？

作者: guosanshiguolei 时间: 2013-5-16 19:29
你在管理器中，看空间设置选项就行了

作者: 李明宗伟 时间: 2013-5-16 20:25
最近见过几个类似的问题，应该都是差分对设置不正确所致。

作者: when90 时间: 2013-5-16 21:00

李明宗伟发表于 2013-5-16 20:25 ) v: T' ] z1 i* |7 ^( D( ~+ G
最近见过几个类似的问题，应该都是差分对设置不正确所致。

其实很奇怪，不知道是不是软件的问题，当我关掉软件，在保存的情况下重新打开，错误居然自动消失了，太诡异了

作者: 李明宗伟 时间: 2013-5-16 21:39

when90 发表于 2013-5-16 21:00
1 ?- n+ ^- q8 x; Y+ E其实很奇怪，不知道是不是软件的问题，当我关掉软件，在保存的情况下重新打开，错误居然自动消失了，太诡 ...

也不排除这种可能。最好附上文件，其他人可以参详下。

作者: lmyyjx 时间: 2013-5-16 21:42
你在管理器中，看空间设置选项就行了

作者: wu563317339 时间: 2013-5-31 17:41
给他们设置一个(Diffp_min_space跟Diffp_primary_gap)应该就不会产生这个问题了

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)