EDA365电子工程师网

标题: 有没有办法去除ALLEGRO封装的DRC错误??? [打印本页]

作者: NIWO99    时间: 2013-5-2 21:35
标题: 有没有办法去除ALLEGRO封装的DRC错误???
如题,如果一个封装没有办法必免DRC错误,又不想让这个错误在画板时出现。有没有办法去除呢?我听说可以在做封装时加入一个什么属性,加了属性后的封装再导入到PCB板后这个错误不会显现。不知道是不是真有这样一个方法,反正我是一直没找到。特上来求正一下,有知道的上来分享一下吧。谢谢!!!别和我说做成异形焊盘来解决这个问题哦。因为这个不是好办法。
作者: NIWO99    时间: 2013-5-2 21:36
:)
作者: NIWO99    时间: 2013-5-3 08:18
有知道出来说说。
作者: NIWO99    时间: 2013-5-3 15:26
木有人知道吗?
作者: zhjim    时间: 2013-5-3 20:19
这个貌似没办法屏蔽。一定要弄的话,只能关闭ONLINE-DRC了
作者: chenyuanzhi1989    时间: 2013-5-3 22:00
你应该是封装的Shape重合了吧,合并下就OK了
作者: rx_78gp02a    时间: 2013-5-3 23:14
TOOLS ——DATABASE CHECK 选择update ALL DRC然后CHECK一次就达到目的了
作者: shihen88    时间: 2013-5-6 08:31
DISPLAY里可以设置 :见下图

1.jpg (39.09 KB, 下载次数: 0)

1.jpg

作者: NIWO99    时间: 2013-5-6 22:09
rx_78gp02a 发表于 2013-5-3 23:14
' m, j- e' Z# w; l1 YTOOLS ——DATABASE CHECK 选择update ALL DRC然后CHECK一次就达到目的了

* b$ j4 k0 Y; q4 I  q这些办法我知道,我只是听人家说可以在做封装时就把这DRC解决掉,这样就无后顾之忧了。
作者: rx_78gp02a    时间: 2013-5-6 22:26
NIWO99 发表于 2013-5-6 22:09   R) ]6 W4 F4 x3 s/ ?
这些办法我知道,我只是听人家说可以在做封装时就把这DRC解决掉,这样就无后顾之忧了。
  W9 ?, M  g0 A$ r3 `! ]
没有太大意义,比如你做一个QFP的封装,焊盘中心间距0.5MM,边缘距离可能是小于8MIL,你可以在做封装的时候调用constraint manager然后设置最小间距小于8MIL让软件不报错,但是这个规则不能够传递到PCB中,你实际的间距规则任然是按照PCB为准。
作者: lmyyjx    时间: 2013-5-10 15:59
贴图看看
作者: kqux222    时间: 2013-5-22 15:43
我知道,你做封装时修改下规则(space)就可以了,比如说Pin to pin or pin to shape等,
7 G; s2 E5 R# D0 S. y7 \我遇到的大多数为pin to pin 。
作者: xfcy    时间: 2013-5-22 16:32
不想报pin to pin 的space错误,可以设置元件的属性-nodrc_sym_same_pin
作者: lmyyjx    时间: 2013-6-9 09:06
楼上正确
作者: NIWO99    时间: 2013-7-14 10:44
好久没上来,看到大家的回答,非常谢谢!!
作者: afande    时间: 2013-7-14 10:49
封装做好,好像可以局部规则设置
作者: NIWO99    时间: 2013-7-15 21:50
xfcy 发表于 2013-5-22 16:32 % N9 f3 [5 a4 G; z" n
不想报pin to pin 的space错误,可以设置元件的属性-nodrc_sym_same_pin
, b" ?" u4 [9 s
你好!谢谢你的回答,我对你的回答很感兴取,我自己也试了一下,不过不会弄,在做封装时没有找到这个nodrc_sym_same_pin属性,但在画板子时就有,请问你说的这个nodrc_sym_same_pin是要在做封装时就改吗?
作者: xfcy    时间: 2013-7-16 08:26
NIWO99 发表于 2013-7-15 21:50 + T& X4 I% O7 B& S; v
你好!谢谢你的回答,我对你的回答很感兴取,我自己也试了一下,不过不会弄,在做封装时没有找到这个nodr ...

& h- ^: z2 W- g, Q, o- n+ H/ f是在layout中设置的,做封装时就关掉这个 DRC还不清楚怎么整。
作者: NIWO99    时间: 2013-7-16 12:33
xfcy 发表于 2013-7-16 08:26
6 l$ ?2 {5 s0 f# |* {0 g3 E是在layout中设置的,做封装时就关掉这个 DRC还不清楚怎么整。
9 \. h9 }- r; z# Q+ F
这样呀,那谢谢!
作者: phicialy    时间: 2018-3-15 11:33
学习了,受益匪浅哦




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2