导网表时原理图不能有半点的差错,好好检查原理图吧~~~ |
你做的封封闭是真FLASH或都你填了假FLASH数字,但PCB板上是没有FLASH的模板,你现在的报错是说FLASH不匹配,应该是你的SIP2-4这个封装上的焊盘出了问题,你把封装打开,看下每个焊盘的FLASH是否有问题, |
WARNING(SPMHNI-192): Device/Symbol check warning detected.* G! G+ o7 E; M% b* b* R; \ 0 X" \* J) B/ i4 j WARNING(SPMHNI-337): Unable to load symbol 'SIP2-4' for device 'CAP POL_SIP2-4_470UF': WARNING(SPMHUT-127): Could not find padstack PAD1_5D1_1.9 c) l! Q, g. j; Y% p/ x due to ERROR(SPMHDB-274): Unable to load flash symbol F150_180_070 (Check PSMPATH setting for this symbol). 无法载入,是为什么呢 |
同问! |
自己弄了半天,情况变这样了: ~) M1 a( Z5 U2 I0 s7 q# B2 M 直接从Orcad直接传递网表到pcb edit,就会报错中断。如果单从orcad里导出网表,再在pcb edit里面import logic,就可以导入网表和封装。不过IC的引脚方向变了,全部重叠到一起了 0 v2 _9 t$ `# w4 ~# g 错乱了。。。 |
错误提示:: j+ e" P/ |. k1 _, u2 x ERROR: File "JC0047EKT2132.brd" was locked on date "Wed Sep 19 10:28:39 2012" by , S2 E0 X4 C0 p5 C5 b2 k8 i1 G5 e& F7 c user "toshiba" on system "TOSHIBA-PC".8 v* i0 W& s1 F+ _% d5 Z! m- t3 s! Q- X2 I1 v5 E B Resolve lock file and re-run netrev. 说明"JC0047EKT2132.brd"文件被锁定了,要到File->Properties解锁,如果有密码还需要输入密码才能解。 |
' Y& C2 Y$ V1 y+ ~( U$ F- a , w* }( B8 H2 o0 F: c 请帮忙看看,封装有问题是跟这个有关系吗?6 ^" U: U) w/ Z8 x1 x( p 在pstchip.dat里面,我自己做的一个6PIN的连接器,提示PINUSE=UNSPEC: primitive 'CONN_6PIN_CONN_6_CONN_6PIN'; pin '1': PIN_NUMBER='(1)';$ d/ x$ T7 ?9 i' d PINUSE='UNSPEC'; '2': PIN_NUMBER='(2)'; PINUSE='UNSPEC'; '3': PIN_NUMBER='(3)'; PINUSE='UNSPEC';! a# w* y! |6 K5 | '4': PIN_NUMBER='(4)';* x) x% C% S+ b, W; W' K. `! P PINUSE='UNSPEC'; '5':8 U Q2 z. H" N: U4 W! X' z PIN_NUMBER='(5)'; PINUSE='UNSPEC'; '6': PIN_NUMBER='(6)';- c \3 ~4 U) l3 ^6 E PINUSE='UNSPEC'; end_pin; body; ~9 x% i# m9 H5 q* x; H2 D PART_NAME='CONN_6PIN'; JEDEC_TYPE='CONN_6';$ K2 G1 d& W t7 s6 ?$ H VALUE='CONN_6PIN';9 |0 K3 n6 L6 }5 P3 x8 ~; ^ end_body;' [; d, Q1 C2 Z/ y 7 B( O9 h3 ^ q 如果是,要怎么改? |
路径没设置好,还有封装没对应上。。。 |
自学习allegro以来,还未成功导入到网表,走过路过的各位大侠一定要帮帮忙啊 |
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2024-9-20 08:42 , Processed in 0.077060 second(s), 42 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050