| 看来国内这些什么所的，水平都不行啊， 一个板上有4颗ddr3,一个400pin左右的bga主控， 全部手工植球再搞到板上， 一把破风枪一次焊OK！ |
hcjyddup 发表于 2012-11-27 17:13 56所都出来了~~嘿嘿 |
dzwinner 发表于 2012-11-13 10:22 嗯，叠层规划确实不好，但是信号频率不是很高DDR2是243MHz的，所以还能正常工作。板子最终的问题是出现在CPU的虚焊，在北京某公司，重新焊接过两次都没解决，最后去无锡焊接的，终于好了一块。不过第二版在工艺上确实要改进不少 非常感谢参与讨论哈！ |
|
问题终于解决了，原来是CPU端焊接问题，后来发现在写的时候DQS1没有对应信号，但是在读的时候DQS1上有对应脉冲，所以判断在CPU端对应管脚有虚焊。换个厂商送去无锡江南所焊接后，两块板子，一块正常了！查了了这么久...问题在这里。不过这个过程也发现了设计中的各种问题，比如层规划，封装制作，布线等问题，学到不好。 非常感谢各位参与讨论哈！ |
slyarmeng 发表于 2012-11-12 10:18 问题终于解决了，原来是CPU端焊接问题，后来发现在写的时候DQS1没有对应信号，但是在读的时候DQS1上有对应脉冲，所以判断在CPU端对应管脚有虚焊。换个厂商送去无锡江南所焊接后，两块板子，一块正常了！查了了这么久...问题在这里。不过这个过程也发现了设计中的各种问题，比如层规划，封装制作，布线等问题，学到不好。 Y9 J1 ]. c" u/ ~# Z! a 非常感谢各位参与讨论哈！ |
hcjyddup 发表于 2012-10-7 20:08 照你的说法，你的叠层 L2 和L3 都是信号层，你的叠层很有问题！你低8位能跑起来就算万幸了！推荐一个叠层，top-GND-SIG1-POW1-POW2-SIG2-GND2-BOTTOM.估计你的板子要重画了！ |
| 楼主问题解决了吗？没有下文了啊 |
本帖最后由 hcjyddup 于 2012-10-16 15:26 编辑 $ ~' _9 D# v# D5 _# H+ T% r6 axyy_zhong 发表于 2012-10-11 12:56 嗯，是单DDR的，您的意思大概是上电时的问题，上电时的信号应该地址线上应该初始化信号吧！我疑问DDR初始化时在仿真器连接的时候产生的，还是上电就开始了...还有我现在的问题是稳定的时候高8位固定的问题，低八位很正常；还有您做过365的DDR，不知道能学习下您的布局布线吗？{:soso_e154:} 截图也行，我第一次做这个，实在缺经验啊！我的邮箱是hechao9988@gmail.com |
 |
| Good job,thank you very much |
| 是单DDR吗，我做365的单和双DDR都么的问题。先看看你的电源上电时序，DDRCLK是否正常。上电瞬间数据和地址线有没波形。也可以测试下上电瞬间个路电压有没被瞬间拉低现象，各路电源电流是否正常。还有你的复位信号是否正常复位了。 |
tuzhiquan 发表于 2012-10-9 12:12 第五层用作电源层是信号布线实在布不开了，改层上面的信号都是一些电源，低频信号，且布线较少。第二层用作电源不知道影响有多大？ |
|
5和6层会不会有于扰，第二层搞成地会不会好些？ 这个层叠结构怎么样？TOP GND S3 GND S5 GND S7 POWER OR TOP GND S3 GND S5 GND POWER S7 |
tuzhiquan 发表于 2012-10-8 17:00 我的层级结构是信号（top)，电源，信号，地，信号，信号，地，信号(button），ic在top层，ddr数据线都在top或button层,只有几根地址线在中间信号层 |
/1 
关于我们|手机版|EDA365
( 粤ICP备18020198号 )
GMT+8, 2025-4-6 23:13 , Processed in 0.064853 second(s), 37 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050
组图打开中，请稍候......
收藏
支持！
反对！