只需一步,快速开始
扫一扫,访问微社区
我在做allegro的DDR仿真,在DDR两端接上排阻,也在creat model的时候加入model,为什么再提取DDR_ADDR的拓扑的时候这个排阻没有呢?9 b1 h0 T D% g! t% V0 i 图片为设置model& x* `9 X& i- w' ? 4 Y( ...
查看 »
微信登录
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2025-4-26 23:38 , Processed in 0.057958 second(s), 37 queries , Gzip On.
深圳市墨知创新科技有限公司
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050