请教：PROTEL DXP中，布局后出现的违规如图,什么原因？

正文摘要:

请教：PROTEL DXP中，原理图和网络表设计好后，加载到PCB文件，布局后出现的违规如图4 y5 S9 b& o% |2 t3 A 5 x' H- w. ~  x; o; q! F3 s0 N' u" Y! f" g" `) v; ~" f* A ( [5 x# U! ?# {" e ' s ...