EDA365电子工程师网

标题: 高工画的MID板，上PCB，上PP,等长有几个疑问？ [打印本页]
作者: jijisix    时间: 2011-12-24 13:38
标题: 高工画的MID板，上PCB，上PP,等长有几个疑问？
本帖最后由 jijisix 于 2011-12-31 00:21 编辑 & ?; y6 r! z; s4 v
! }3 t2 D5 Q. Q# Q0 f
[attach]47532[/attach] , Q( m3 T" c  P3 B
DATA线：D4比D11长90个MIL，很多资料说误差为10MIL左右；7 S" C8 }& }; j$ A
ADDRESS线：A12的一个支路比A11长250，很多资料说误差为100MIL；
: j7 d8 a6 R0 ^7 `2 }# T# L时钟线比地址线A5网络短大概400，很多资料说时钟线最长；
: B' Y" J4 A% ~1 q1 z$ _# \求各位大侠解释下？
+ f$ a$ P% [7 u% g: K  B3 [/ u4 _$ Q6 Y3 t另外数据线之间最大相差多少？6 g3 \0 |, n. X+ g& J
地址线之间每个支路最大相差多少？* i/ y6 U% C+ p3 U# `
本人喜欢将所有的数据线网络分一个组；本人喜欢将所有的数据线网络分一个组，这样子分对不，你们怎么分的呀 ？
$ I9 m, [9 _7 L
作者: lio    时间: 2011-12-24 20:50
神丹快乐，圣诞大礼
作者: lio    时间: 2011-12-24 20:51
能转成ASC格式的吗
作者: jijisix    时间: 2011-12-24 21:13
谢谢，，上ASC,,

mid.asc.rar

462.01 KB, 下载次数: 568, 下载积分: 威望 -5

作者: jijisix    时间: 2011-12-24 21:18
自己顶下
作者: lio    时间: 2011-12-25 12:10
兄弟还是看不到啊; f" u* N) I6 |9 a) N6 w' g0 c3 B7 A
还是9.2格式的PCB啊，能转成低版本的ASC吗？
作者: teltium    时间: 2011-12-25 17:45
什么资料啊 我来看看啊 呵呵
作者: jijisix    时间: 2011-12-25 20:57
哪位前辈回答下咯···
作者: huangyi54321    时间: 2011-12-26 00:04
作者: jijisix    时间: 2011-12-26 00:09
是呀 我也纳闷 可能关系大不大 高工水平很好
作者: ngclj    时间: 2011-12-26 09:33
等长的长度差不是绝对的，要看你的器件工作在多高的时钟频率下。说的夸张一些，假如你的器件工作频率不怎么高，比如100MHz以下，那就是差个几百mil也不是问题。假如你的器件工作频率高到一定程度，恐怕要比手册推荐的长度差还要严格。
作者: caiyongsheng    时间: 2011-12-26 09:46
你这是DDR2，速率最高也就800MHz，线长差个200mil根本不会出问题，走线走成直角也没有想象的那么严重，可以说就现在的技术或者仪器根本测不出有什么影响。
作者: jimmy    时间: 2011-12-26 11:38
另外数据线之间最大相差多少？+ |$ O! f$ j! i) d
看速率而定,DDR2我们做到+/- 25mil
# {% s2 ]  U) t4 Z: R& }- K! Z: R6 j6 v$ K/ u( x8 T
地址线之间每个支路最大相差多少？
( `3 M, o- H; O' ?7 P3 E看速率而定,DDR2我们做到+/- 100mil8 U& a3 x/ [) P# c" ^$ l2 ]

& i" D+ b9 T4 }: ~* h4 ?本人喜欢将所有的数据线网络分一个组；本人喜欢将所有的数据线网络分一个组，这样子分对不，你们怎么分的呀 ？9 f, V. V1 o0 @9 E3 b: i4 I7 Z0 @
将低位和高位的网据线进行分开,如d0-d7,DQM0,DQS0_N,DQS0_P,每11根设为一个class
2 R/ H' A. G9 U4 B
作者: jijisix    时间: 2011-12-26 13:14
本帖最后由 jijisix 于 2011-12-26 13:18 编辑
6 o9 v$ y, M. L5 i9 }# S! U& [
: i. ^; \9 ?/ O谢谢两位前辈，，，
作者: jijisix    时间: 2011-12-26 13:15
本帖最后由 jijisix 于 2011-12-26 13:18 编辑
: B( l0 R$ M7 w  E! D$ z
jimmy 发表于 2011-12-26 11:38
4 K6 |1 M3 Z3 B% }: \另外数据线之间最大相差多少？
; B- {3 z% c9 |& K+ ?$ g/ V看速率而定,DDR2我们做到+/- 25mil
* \$ M! w* ?0 {
9 l" M4 M5 }; P( {* Q4 T6 v
谢谢各位大侠，低位分成一个类，（d0-d7,DQM0,DQS0_N,DQS0_P），总共四个类，1：这样分有什么意义吗，他们有共同的设计规则吗？你是吧这个类（数据，选通，掩模信号）都定义成等长是吧:2：然后地址和时钟一类，定义成等长？3：那为什么不干脆把数据，数据，选通，掩模信号定义成一个类，干嘛还要分高位低位的呀？
作者: zhangbao3838438    时间: 2011-12-26 17:39
学习了
作者: zhangbao3838438    时间: 2011-12-26 17:40
学习了
作者: hailang0801    时间: 2011-12-27 01:29
学习了！！
作者: dzwinner    时间: 2011-12-27 18:23
这个等长的意思你没搞清楚！！是pin pair 的长度，不是整个网络的长度。PCB 我看了，等长很好。
作者: jijisix    时间: 2011-12-27 19:15
dzwinner 发表于 2011-12-27 18:23
; q$ k) Z/ L: c7 j. D! z这个等长的意思你没搞清楚！！是pin pair 的长度，不是整个网络的长度。PCB 我看了，等长很好。

7 ~* A7 A& g7 F* x' J, I你看仔细点，A12的PIN PAIR比A11的PIN PAIR长250，整个网络有差400的
作者: dzwinner    时间: 2011-12-28 10:06
jijisix 发表于 2011-12-27 19:15
7 o7 N6 ~; `4 C0 K1 W8 L你看仔细点，A12的PIN PAIR比A11的PIN PAIR长250，整个网络有差400的
7 }2 u$ G4 D: ]: A" S
昨天没好好看，呵呵！有个别线是没有严格等长。这样的设计没出问题？或许是经验发挥了作用，新手建议i还是按照芯片资料乖乖的等长为好。时间允许，尽量0误差，我们公司现在都是自觉0误差的（也许没必要，但大家都是这么做的）# }1 H* }# s) Y* p
时钟线走的不是很好，没有严格按差分走线，中间的那个电阻最好在打孔的地方，而不是放在一侧的分支上，时钟也没有严格等长，理论上是小于5mil。
作者: dsldsldsldsl    时间: 2011-12-28 11:21
其实对于高速PCB，CLK，DATA线的等长，主要是考虑不等长造成的延时问题，如延时导致时钟、数据不同步问题，如果走线长度误差所导致的延时不足以引起不同步，那也是没有问题的。
作者: shasha248    时间: 2012-1-5 10:13
我整到死都整不到0误差，21楼是大牛！
作者: clp783    时间: 2012-1-5 12:59
我是来围观的谢谢
作者: dzwinner    时间: 2012-1-5 17:30
本帖最后由 dzwinner 于 2012-1-5 17:32 编辑
0 j9 t4 o# E& z3 W; p/ O
shasha248 发表于 2012-1-5 10:13
; X% G; y& ?( r$ V我整到死都整不到0误差，21楼是大牛！

- @2 m1 E( |+ H! h' G0 W- f! G
/ r! g$ t8 P3 z5 m5 Z. R怎么不可能呢？在PADS 下调整数据线这样的单根走线，很容易调到1mil以下，对于地址线可以在router里面，选择trance的方式微调，也可以在1mil以下，我一般都是控制在10mil就结束了。 9 B8 M2 G+ r& }+ L4 x& I; j

8 s; E! J, ?2 u7 G8 K  S/ q地址线

QQ截图20120105173624.gif (16.56 KB, 下载次数: 12)

QQ截图20120105173624.gif
作者: rjc    时间: 2012-1-6 10:46
恩 就是这样的`~~~~~~~~
作者: shasha248    时间: 2012-1-6 15:16
dzwinner 发表于 2012-1-5 17:30
" ]1 K3 k5 @! @4 S& I怎么不可能呢？在PADS 下调整数据线这样的单根走线，很容易调到1mil以下，对于地址线可以在router里面， ...

4 F" @4 s' s7 V9 t9 P1 g误差范围能调到这样很不错了，但还不是“零”误差{:soso_e120:}
作者: ai小叶    时间: 2012-1-6 16:08
很好的板子，学习
作者: ai小叶    时间: 2012-1-6 16:09
很好的板子，学习
作者: 电子开发爱好    时间: 2012-1-7 10:05
学习了!
作者: lio    时间: 2012-1-9 11:48
s上原理图
作者: alee_love    时间: 2012-2-7 14:23
没有必要零误差，绕的太厉害可能在高频的时候反而上不去
作者: shmidly    时间: 2012-2-7 14:58
这个多少版本的PADS 可以显示NET 名
作者: well    时间: 2012-2-8 09:37
PADS9.2的，可以显示网络名
作者: 挑战极限    时间: 2012-2-8 11:18
shasha248 发表于 2012-1-5 10:13
3 Y9 w2 t8 @6 `- y& O; S( M/ p我整到死都整不到0误差，21楼是大牛！

# r6 C5 b; f% o* P6 w小弟弱弱的问一下，“0误差”你们怎么调出来？？？请指教！
作者: chenqiuhuamg    时间: 2012-2-8 11:24
学习了大侠们
作者: wenwen789    时间: 2012-2-8 17:47
DDR2 时钟线与地址线等长（200MIL）以内，每组数据线和数据控制线等长，数据线和地址线差500MIL应该是不成问题，我们这边跑396M,相当稳定
( ~) l: r9 c  @! _" T5 R5 z
作者: huqiming588    时间: 2012-2-8 20:11
那位帮忙转个07版本的啊？谢谢！
作者: lzx848    时间: 2012-4-18 19:12
请问一下，这个MID是什么方案的？
作者: szkalwa    时间: 2012-4-19 17:34
不错！！
作者: jimmy    时间: 2012-4-20 16:41
jijisix 发表于 2011-12-26 13:15
& q6 d" K7 F$ |3 v* V5 e谢谢各位大侠，低位分成一个类，（d0-d7,DQM0,DQS0_N,DQS0_P），总共四个类，1：这样分有什么意义吗，他 ...
4 B/ J' @. a: [9 j
你可以了解一下DDR2的工作方式和原理。7 z: _- G: Z: _: x; m
) `  f: y( P" @+ m5 N( G: D2 x
低位和高位不分开的话，容易产生串扰。0 J5 M1 _7 n' N' s

, S8 M; k: f, k* B. C
作者: Murphy    时间: 2012-4-20 20:24
Mark
作者: jimmy    时间: 2012-4-21 11:41
感觉这个高工水平确实高，把结构图放在all layer层



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2