找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划

capture cis输出网络表总是出错,请高手帮忙,谢谢!

查看数: 1202 | 评论数: 9 | 收藏 0
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2011-12-4 22:50

正文摘要:

capture cis输出网络表总是出错,提示如附件: & f% O! Q# n. k( |' U9 L, Q( n

回复

hagelee 发表于 2012-1-19 10:52
哪个版本的orcad?我的是16.2,在做封装的时候有提示过管教重名,点击确定之后就OK了。倒网标没有提示管脚重名的警告啊。
wwddss_1976 发表于 2012-1-8 20:39
就是管脚不能重名,即使转换成电源属性引脚在导出Allegro网表时也会产生警告
yz289223349 发表于 2011-12-28 16:20
散热{:soso_e101:}
yz289223349 发表于 2011-12-28 16:19
VCC0_24同名了,今天我做的时候,做了一个闪热GND脚都报错! 不能同名!
roykid 发表于 2011-12-13 16:50
同名引脚在orCAD里面是不被允许的,除非是电源引脚。所以2楼是正解。楼主检查下吧。FPGA的电源引脚的引脚类型。
jacklee_47pn 发表于 2011-12-13 08:29
同意二樓所說的。[ 在做元件封装库的时候,芯片电源和地的pin脚的type要设置为 power ]
lionmon 发表于 2011-12-12 22:13
没人解答啊!!!!!
rubbishman 发表于 2011-12-5 08:44
在做元件封装库的时候,芯片电源和地的pin脚的type要设置为power,其它倒没看出来
关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-10-23 15:23 , Processed in 0.062295 second(s), 37 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表