找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划

Intel 6 系列 DDR3 布线 疑问

查看数: 2035 | 评论数: 8 | 收藏 2
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2011-2-10 13:47

正文摘要:

本帖最后由 wan55 于 2011-2-10 13:50 编辑 ' [! d! M4 s; I! }; ]& \" J2 h1 `4 i" a2 P+ U 小弟最近在看Intel 6系列的 Design Guide,在看到DDR3布线时,看到如下一段文字:请问1和2是什么意思?小弟不才,英 ...

回复

cxt668 发表于 2011-2-22 23:41
都是牛人啊!
kbpcb 发表于 2011-2-21 09:48
学习了
wan55 发表于 2011-2-12 08:05
这个100mil只是指在E1或E2这个区域,并不是表层拉出来的整个线
+ ]7 G# w+ ?$ L' g9 d' gintel也有说DDR走线可以走表层,关键是参考平面要确定好
yh521py 发表于 2011-2-11 16:42
一般DDR走线用内层,它是指从表层拉出来的走线不能大于100MIL?& P  A3 A7 F0 H' [
之前设计INTEL他们有这样的要求。
shark4685 发表于 2011-2-11 08:52
老外也有废话多的...track routing就是一起走线的意思!
wan55 发表于 2011-2-10 16:47
我又对照原文,感觉不同,一根线最多旁边两根线,为什么一定要这样说呢,我看以前layout在E区没有三根线一块,原注:1是指DDR中的CTRL和CMD信号,2是指DATA。# f; o2 u  ]2 _! ]6 B
这个track routing到底是什么意思呢,并且前面还用个must
wan55 发表于 2011-2-10 16:28
谢谢shark4685,懂了
/ E- s* J6 v7 f5 k3 f( S# ~不过我想了想,第一条后半段后半段翻译:减小了间距的三根线在此区域总长不宜超过100mil
shark4685 发表于 2011-2-10 16:11
本帖最后由 shark4685 于 2011-2-10 16:24 编辑
3 o' n0 l! ?& K7 k7 m% o. G( O7 }- \8 \  ~  B- ^
首先E1,E2 其实是指信号线进入密集的dimm条底部时的两个区域.必须改变线距,2 T! c* s: G! d3 b$ x7 a& C& D

: [1 E( u, B3 p# u, D, Z( E( O当以最小的线距4.5mil走线时,! o$ I# Q1 P5 [6 ], e& g9 ^3 G
1 \/ W$ v% p. s0 j4 {0 @
1.如果是3跟线一起走(中间线受到串扰,2个攻击者),三根线的平行间距不能超过100mil.& @9 w  i. U; h. I  N& ~
2 ]/ o) b8 C: p) U8 B$ R
2.如果是2跟线一起走(受到串扰,1个攻击者),......
( w, i, H2 K* H* R6 |. Q5 p
9 S% S) z) m8 R# ~0 `3.线宽不是目的,目的是要控制好阻抗.
3 M* K: P+ ^2 X8 ^: a
( U: l  S2 ^, [5 t: e
, X: C: U* U' ^% l: O* B& D; J; d' |
3 z% j$ p! M; J
关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-6 00:21 , Processed in 0.060134 second(s), 37 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表