找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划

请教Hyperlynx两层板差分网络阻抗值问题

查看数: 96 | 评论数: 6 | 收藏 0
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2018-6-20 16:55

正文摘要:

有个问题困扰很久了,发出来还请各位大神指导一下:2 o* @$ F/ ?+ Q# M. Y( y; J 两层板中的LVDS时钟差分网络从Boardsim export to Linesim时,发现差分阻抗值怎么都不是100Ω,如下图,导致仿真出来的眼图结果比较 ...

回复

xingnuolgsx 发表于 2018-6-21 14:25
superlish 发表于 2018-6-21 14:09% M4 k5 Z8 l3 Y5 m  h$ v3 @
或者你加个绿油层看看

: |5 l. a" e: B加了绿油层阻抗值接近了。( ]% t- u3 z( k/ J3 u
superlish 发表于 2018-6-21 14:09
或者你加个绿油层看看

点评

加了绿油层阻抗值接近了。  详情 回复 发表于 2018-6-21 14:25
superlish 发表于 2018-6-21 14:07
设置介电常数没?一般内层变化不大,表层就不一样了,按照工厂的表层算的是偏大的,
3 R( U: k6 ]1 q/ x2 ~) n( o8 a实际生产出来会接近要求的50或100等(表层需要经一系列表面工艺处理后)
xingnuolgsx 发表于 2018-6-21 11:30
还有那位大神对“Add Ref. Conductor”的用法了解的,还请指教一下,不知道这个具体是什么意思?
superlish 发表于 2018-6-21 09:30
叠层设置对没有? 每个工具计算的也不一定就一样的,总有点出入的,如果是叫板厂计算的,板厂估计会根据自己的工艺能力做了补偿什么的,也不是都是一样的

点评

叠层设置就是按照板厂给的参数设的,应该没有问题。这组LVDS信号是跨接两个PCB板的,在主板(6 layers)中从Boardsim export to Linesim后,阻抗值单端是接近50Ω,差分接近100Ω,如下图。 但是在开关板(2 layers  详情 回复 发表于 2018-6-21 11:27
关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-4-15 21:38 , Processed in 0.057954 second(s), 37 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表