yihafewu 发表于 2018-4-20 16:16
! i+ l( _( Y$ m3 ts1s2s3是正片层？这些铜皮是手工放置的polygon吧？
如果是，切换到相应层，那么双击它，在这个属性对话框 ...

正片手动放的铜皮，在16里边怎么样也不行。我把所有设置都回复默认设置也不行。我有用AD9打开发现可以跟新了。所以现在问题彻底解决了。

这个帖子信息量很好哦

或许16默认就是不打的吧，没用过16，不清楚。

yihafewu 发表于 2018-4-20 16:36
4 X& j. M! G2 w; ?: m恭喜恭喜。
6 A' Q% }, o+ Y' V3 }* `我猜，可能是你的16里有一个勾没有打。
preferences->pcb editor->general：repour polygons  ...

7 V4 X; s$ X) n4 @2 w3 h" N! \刚刚看了，确实是没打。打了就好了。为什么我设置所有参数默认了还会这样？

恭喜恭喜。
我猜，可能是你的16里有一个勾没有打。
* N7 K) u* L' epreferences->pcb editor->general：repour polygons after modification

s1s2s3是正片层？这些铜皮是手工放置的polygon吧？
! M1 G# x9 G/ Q) D5 }( M如果是，切换到相应层，那么双击它，在这个属性对话框里看看，网络正确？选择pour over All same net objects？
0 ^4 }0 J* F1 f; d) T
6 L1 Z! T5 S4 j0 `6 M7 @如果是负片层，重新分割内层试试。

yihafewu 发表于 2018-4-20 14:15
找一个报错的封装，连同周围的元件和走线，复制，新建一个PCB，进行特殊粘贴-保持网络名，再drc看看。
/ I; [; o& O- Y2 ^! b+ N4 @8 r' L如 ...

看私信消息。

找一个报错的封装，连同周围的元件和走线，复制，新建一个PCB，进行特殊粘贴-保持网络名，再drc看看。
4 u0 |4 _4 Y4 y: c2 F( `* T如果你的PCB不涉及保密的话，可以上传上来看看。

你把Clearance的检查关掉再DRC看看，你的错误总数已经达到5000了，这个值应该是你设置的最大错误数吧。

yihafewu 发表于 2018-4-20 09:17
0 z! [) M( T3 y新建一个PCB，层叠设置一样，把图拷过去试试。

解决了。我板子上连接器的焊盘有点大。我在P跟G1，G2层焊盘边缘放了一个圆做隔离，软件检测到园内是一篇孤铜。其实不影响电气特性。因为PCB生产过程中焊盘的铜壁厚就把内电层的孤岛覆盖了。
0 v' d6 k: a! W  m/ P8 D- H) o

一般打孔不规范的，或者建库不规范的，用负片就要注意

新建一个PCB，层叠设置一样，把图拷过去试试。