厉害了。学习到了 |
主要是路径的问题,把所有的东西放在同一个路径下,然后在ALLEGRO里面指向该路径,位号就不会丢失 |
最好是重新导网表,这样会安全很多 |
学习了 |
xierjlove77 发表于 2018-3-22 20:13- Q+ A2 `. w& y 不是说的很清楚了么,不懂就加过了!; r+ k2 v& [6 ] |
這侽孓譙悴丶 发表于 2018-3-22 19:56 已经整理好库了,要怎么搞呢?谢谢! |
本帖最后由 這侽孓譙悴丶 于 2018-3-22 20:00 编辑 ( ^8 i z( E- n/ u8 X3 g( d 处理下封装:焊盘名称,阻焊和钢网,封装各层refdes文字添加。如果有skill工具就可以批量处理,十几秒就整个库都搞定了,如果没有就得一个一个手动去搞了!封装处理好之后就将库更新到PCB上去就OK了,如果担心转过去的网络掉了或有些器件丢了最好更新下网表,一般如果器件的位号和网络命名中都没有allegro中认为是非法字符的,导过去器件和网络是不会丢失。如果有那就会丢失,比如,有个器件的位号为C*1,其中的*这个字符就是非法字符,那么转过去C*1这个器件连同它pin脚上的网络就会丢失;至于如果是Power Logic的网表可以使用skill转换为allegro第三方网表直接调入allegro里面。 |
yangjinxing521 发表于 2018-3-22 17:15+ l$ R9 H9 q% f$ r7 \4 ^2 C 重蹈网表,后面的器件要一个一个替换吗? |
重导网表。。。。 |
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2024-11-5 14:59 , Processed in 0.075543 second(s), 37 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050