zuoanwind 发表于 2018-3-23 10:47/ @2 @1 p; v# C0 P U4 O/ l 哇塞,好厉害。。 不过这也没推倒我的说法啊,$ ~" X1 k# U1 s3 E# X. e2 A 第一,从开短路层面讲,pcb工艺完全能够达到,没错吧? 第二,确实存在电磁兼容方面的问题,也就是你图里说的容性耦合问题(实际情况比容性耦合复杂的多)! @+ D; ?5 x2 F7 f 我两点都提到了,没毛病吧?我没嘲讽谁,,真心看帖子时候笑了。。 错了要认,挨打站稳。。你要觉得我帖子有毛病,你可以举报。。+ S) T7 E5 e2 V; Y |
kinglangji 发表于 2018-3-26 08:25 我有什么错?你这人也是有意思,还举报,你也太看得起自己了吧倒是你的这种想法让我想起以前遇到的比较low的做layout的反正线拉完了没有DRC错误,反正PCB板厂没做短路$ M7 X; t: L8 M5 d9 c) R; y 高速信号质量不好,EMC测不过,产品不稳定,乱七八糟的bug和我做layout有什么关系 嗯嗯,你开心就好~3 w! v! {" \+ y1 C8 m( r* J3 B+ n |
xh450321 发表于 2018-3-19 09:20 负片是调用antipad是与regular pad没关系,但是antipad要比regular pad大这点看下通孔切面图看下文档就很清楚啊而且根据via孔的寄生电容公式也能知道,间隙越大寄生电容越小, W) c/ n# U4 t N |
zuoanwind 发表于 2018-3-30 15:44 c# B+ }1 m9 ? 表层和信号层 |
本帖最后由 zuoanwind 于 2018-3-30 17:02 编辑 % v( Y% u+ U3 H2 K9 ?- Cflyriz 发表于 2018-3-26 14:143 j# Z0 O' O2 g6 ? 是的,对于PCB板实物来说,不管正片还是负片,做出来的PCB实物上只有pad、drill、间隙因为top和bot作为表层和信号层一般都是正片,调用软件里的regular pad不会用flash,所以antipad以regular pad为基准4 [ d9 |& [7 U2 G6 C |
zuoanwind 发表于 2018-3-26 09:044 P# q+ i6 \( r 你开心就好。。。 |
kinglangji 发表于 2018-3-19 15:49 有什么好群嘲的,自己看下文档好不,你说的只是自己想象的理论 |
实际没有short,够大就ok了。但要考虑到生产公差问题,一般相应的孔径对应的anti-pad尺寸都会有建议的 |
kinglangji 发表于 2018-3-19 15:49 那得好好像你学习了,呵呵 |
负片的情况下,才需要这样设计,做的时候要小心,出图的时候要仔细检查,一不小心就短路了。 |
kinglangji 发表于 2018-3-19 15:49% U) a, d( V% m 我觉得有没有可能是为了减少与内电层的容性耦合?毕竟焊盘的面积比走线大多了。 |
楼上3个答案真是看笑了。。* h, u/ y0 f# h. L0 m. y 光从电气连接的角度看,楼主说的没啥问题。。 按regular来当参照,我觉得一个是出于保守的做法,另一个可能有电磁方面的考虑。。3 L1 R: X; Z S |
比阻焊大就行了吧 |
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2024-9-21 07:49 , Processed in 0.072787 second(s), 42 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050