jswx小朱 发表于 2018-2-28 17:01
不用HDI制作，TOP面的线宽间距搞成3mil就可以了，EMMC的DO-D7 CLK CMD 这几根线走线少打via，参考层尽量完 ...

3mil太细了 我这的板厂做不了
1 B3 }- ^8 ~; C

不用HDI制作，TOP面的线宽间距搞成3mil就可以了，EMMC的DO-D7 CLK CMD 这几根线走线少打via，参考层尽量完整，走同一层，等长误差小一点就没有问题了，EMMC芯片离CPU尽量的近，长度越小越好，CLK线距离其他信号3W

需要确认清楚NC掉的脚是否连上去没问题就行

5 M# ]% _0 W* H& g( W

a2251247 发表于 2018-2-26 11:36
还能挪掉？难怪我看参考少了一个PIN，

, B: A6 E: l$ N) F  O可以的！但不要全部都挪了，需要的挪掉足够出线就好了！还有的做法就是不挪掉，将孔PIN短接走线出去，都可以！

這侽孓譙悴丶 发表于 2018-2-26 11:33
* O( z3 O9 t0 c8 i. J7 @: W+ y如果走线出不来，可以将挡住的空PIN挪掉够出线即可!

8 ]: H$ X/ c% l; j3 k/ u. y3 ~还能挪掉？难怪我看参考少了一个PIN，
6 i# f: e) X" ]9 `% ^

a2251247 发表于 2018-2-26 11:17
我是cadence话的这样的话，不就需要修改原理图 把那个NC脚改成一样网络才行？

如果走线出不来，可以将挡住的空PIN挪掉够出线即可!

wshna0221 发表于 2018-2-26 11:09
7 w( v+ A- g' Y2 a. a% o+ f* M那个NC管脚确定是没用的话，这样做就是为了不打孔能走出线来。我也是这么做的。埋盲孔增加加工难度和经费 ...

9 G' X  T, f5 p: e9 C+ Y4 V我是cadence话的这样的话，不就需要修改原理图 把那个NC脚改成一样网络才行？

a2251247 发表于 2018-2-26 10:49
eMMC按规范很多NC引脚，不做HDI板走不出来，但是找了很多参考都不是HDI板盲埋孔，他们就直接连NC脚出来这 ...

% z8 Y$ i4 g4 p- X0 z/ a2 \那个NC管脚确定是没用的话，这样做就是为了不打孔能走出线来。我也是这么做的。埋盲孔增加加工难度和经费，目前我都不考虑。

按照一般的走线走就行，11根数据地址时钟线我们一般做到300mil 以内就可以

三星的芯片吗？其实不需要特别的注意，复核一般走线就行，一般EMMC与主芯片靠的很近，它的存储速度，那些线，你做不做等长都无所谓的！