EDA365电子工程师网»技术社区 › 电子技术社区 › 电子硬件设计论坛 › Open Drain 硬件结构肤浅的研究【欢迎指出错误】

Open Drain 硬件结构肤浅的研究【欢迎指出错误】

查看数: 417 | 评论数: 13 | 收藏 2

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

傻大个牌纯碱

发布时间: 2017-2-25 15:34

正文摘要:

本帖最后由傻大个牌纯碱于 2017-2-25 15:36 编辑 - I9 D2 o' Q9 W# g g" o E3 [0 c( A3 y- X, I% q5 A: O “鹏哥，I2C接口为什么总是要外接个上拉电阻？”# I; F- X' b6 M. x& e “它 ...

V-dragon 发表于 2017-7-15 14:52

学习下~~~~~~~~~~

guhanzuiying 发表于 2017-4-14 11:29

jaky 发表于 2017-2-26 21:25
8 b6 l* y+ ^9 T( A" _找PCB工程师合作，可以在此处留言

傻大个牌纯碱 发表于 2017-3-9 16:27

wy_703 发表于 2017-3-4 16:49
- n8 |) W, B- G* B Y; T6 Z% H那个电平转换电路的左边（CPU这边）通常也要加上拉电阻，拉到1.8V，而且P-MOS的S-D之间并一个二极管（稳定 ...

那个电平转换电路的左边（CPU这边）通常也要加上拉电阻，拉到1.8V
——这都被你发现了，是我漏了，其实这个电路还有前端部分，在CPU那端已经上拉了。
而且P-MOS的S-D之间并一个二极管
——用的是N-MOS

wy_703 发表于 2017-3-4 16:49

那个电平转换电路的左边（CPU这边）通常也要加上拉电阻，拉到1.8V，而且P-MOS的S-D之间并一个二极管（稳定可靠）

点评

傻大个牌纯碱

那个电平转换电路的左边（CPU这边）通常也要加上拉电阻，拉到1.8V[/backcolor] ——这都被你发现了，是我漏了，其实这个电路还有前端部分，在CPU那端已经上拉了。[/backcolor] 而且P-MOS的S-D之间并一个二极管[/ba 详情回复发表于 2017-3-9 16:27

傻大个牌纯碱 发表于 2017-2-27 10:34

HengliangYau 发表于 2017-2-27 08:56, W. S" F6 @9 a) Q! ]
总结的还可以，总线的上升沿时间是R*C常数决定，驱动能力看集成管的参数，外部电阻只是提升驱动能力，理解 ...

Heng，上升沿的时间也是一种驱动能力的体现

HengliangYau 发表于 2017-2-27 08:56

总结的还可以，总线的上升沿时间是R*C常数决定，驱动能力看集成管的参数，外部电阻只是提升驱动能力，理解有误请拍砖！

点评

傻大个牌纯碱

Heng，上升沿的时间也是一种驱动能力的体现详情回复发表于 2017-2-27 10:34

jaky 发表于 2017-2-26 21:26

好东西

jaky 发表于 2017-2-26 21:25

找PCB工程师合作，可以在此处留言

jaky 发表于 2017-2-26 21:25

找PCB工程师合作，可以在此处留言

傻大个牌纯碱 发表于 2017-2-26 20:22

alooha 发表于 2017-2-26 08:04
" f' H0 C! f$ @/ i/ H哇！好详细的开漏研究，楼主辛苦了！

有错误的话请指正哦

秦子墨 发表于 2017-2-26 14:09

不错

alooha 发表于 2017-2-26 08:04: 提示: 作者被禁止或删除内容自动屏蔽

傻大个牌纯碱 发表于 2017-2-25 15:35

欢迎指出错误

		自动登录	找回密码
密码			注册

Open Drain 硬件结构肤浅的研究【欢迎指出错误】

正文摘要:

回复

点评

点评

推荐内容 /1