EDA365电子工程师网»技术社区 › 电子技术社区 › EMC技术论坛 › 求教：传导骚扰测试超标如何解决

求教：传导骚扰测试超标如何解决

查看数: 375 | 评论数: 11 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

chenzhouyu

发布时间: 2017-2-21 18:49

正文摘要:

本帖最后由 chenzhouyu 于 2017-2-21 18:52 编辑 - @7 Y; z1 Y' @( K( g$ } # c4 h! ~* X6 T$ E 大家好！$ {8 Y# r5 G0 k' j4 D3 _ 求教个问题，有个产品传导骚扰测试超标，晶体的频率是16MHz，超标的频点都是晶 ...

xswok 发表于 2017-8-29 16:18

最简单可行的办法就是降低晶振的频率

chenzhouyu 发表于 2017-4-27 22:33

eddiemoon 发表于 2017-4-27 19:19
& w1 @1 B s* g# A7 a E' I1 U问题解决了吗？大家也都是猜猜看的，不知道究竟怎么解决的，呵呵！

我换8M晶体就好了

eddiemoon 发表于 2017-4-27 19:19

问题解决了吗？大家也都是猜猜看的，不知道究竟怎么解决的，呵呵！

点评

chenzhouyu

我换8M晶体就好了详情回复发表于 2017-4-27 22:33

OrangeJD 发表于 2017-4-21 11:47

可以查看下PWM部分电路

ILLTTA 发表于 2017-4-6 15:16

感觉你的晶振可以放在离IC更近的位置。晶振范围内不要铺铜，不要走线。

lxz0708 发表于 2017-3-31 15:05

晶振靠近IC，表面的线尽快短，晶振下不要布除地以外的信号线。

yjj198709 发表于 2017-3-31 11:06

看你的布局，晶振可以左挪，靠近IC一点。挺像晶振通过GND影响到整个GND 平面

yjj198709 发表于 2017-3-31 10:54

晶振的GND，包含负载电容的GND不要和表层GND相连，走内层

风的缘故 发表于 2017-3-22 13:47

1.时钟加串阻；2.时钟并小电容；3.时钟内存参考平面化画单独的地平面。

Linda_008 发表于 2017-3-4 12:20

你直流电过啥传导

Linda_008 发表于 2017-3-4 12:19

电源没处理好，每组加些偶合电容，还可以试试加电感、磁珠、MCU功耗都顶小可以串个2欧以上的电阻减小电源干扰。
如确认是晶振引起的，LAYOUT时晶振5MM方圆不走其他线

相约鹏城|11.15-19高交会X慕尼黑华南电子展X华南电路板博览会X半导体显示展: 高交会 - 智能制造、慕尼黑华南电子展、慕尼黑华南电子生产设备展、华南先进激光及加工应用技术展览会、华南电路板国际贸易采购博览会、机器视觉展暨机器视觉技术及工业应用研讨会，将于2022年11月15日-17日在深圳国际会展中心（宝安新馆）举办，展会立足粤港澳大湾区，辐射华南、西南及东南亚市场，为经济复苏献力。

查看 »

		自动登录	找回密码
密码			注册

求教：传导骚扰测试超标如何解决

正文摘要:

回复

点评

推荐内容 /1