EDA365电子工程师网

标题: LOGIC 原理图显示错误 [打印本页]

---

作者: 1061652558    时间: 2017-1-20 16:50
标题: LOGIC 原理图显示错误
元件管脚显示的时候 没有挨着外形，是有哪里设计错误了么？？？
  l# z" `) g+ _' d% X" d

QQ截图20170120165610.png (11.83 KB, 下载次数: 1)

下载附件  保存到相册

2017-1-20 16:49 上传

---

作者: CS.Su    时间: 2017-2-5 15:09
不好看而已，不影响性能

---

作者: 1061652558    时间: 2017-2-6 09:01

CS.Su 发表于 2017-2-5 15:09
1 a. L9 @' w: u# k不好看而已，不影响性能

7 P' V' z4 G" L2 t+ U是不会有影响  就是想做到统一格式 看起来舒服些，，有招么？？

---

作者: CS.Su    时间: 2017-2-6 16:01

1061652558 发表于 2017-2-6 09:01
是不会有影响  就是想做到统一格式 看起来舒服些，，有招么？？

* l; [7 [) V- G. v+ Y要美观就重新编辑下封装就好了
9 x. o9 Z: M3 k

---

作者: zhangtao2    时间: 2017-2-14 14:30
CAE从新修改下就好了

---

作者: shiyanjun00    时间: 2017-4-1 13:58
我来给你做一下解释：
1、首先你要明白原理图库中你每次建库时放置的PIN，来自于哪里？看图：

* V# P0 ]4 N  b  R; U. ]# V. t& E
3 _! m, X" E- H  k7 V: |
1 N0 k/ i% e4 D+ r4 S, p, J
8 E) }$ l, h1 w( _2、打开这个PIN,明确这个PIN的长度(一般是200mil)、端点用处等因素。看图：
, A5 ]" |5 o! \5 i7 E' f1 U! p
" W0 B: H+ e( N5 R3 m- k, q; x
: S; \3 U' x! m0 I. Y3、你的问题出在CAE Decal阶段，填写了比所用管脚更长的参数。看图即可明白：

/ m4 `! s8 Q  `2 t' v8 |" O  k7 p
/ x! ^" F% J( S# b1 Q4 q           填写了与管脚长度一致的距离200mil，正确：
               
/ j$ T% h" X0 G* B# h
, w9 l) q& K" q         
           填写了比实际管脚长度长的距离300mil，错误：错误：错误：
# f2 `( |- I8 D, `, ]) m" b

; i2 Y; f% ]4 [. f8 C
+ J" m9 V! u$ F
$ v& s2 q% }' x% x% h

---

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)

Powered by Discuz! X3.2