没必要去内层走那么一点

尽管不知道你差分线速率有多少，但是个人认为没必要去内层走那么一点。。。

snsArvin 发表于 2016-11-2 08:37
这样的间距太大了点吧

，没问题

你怕有问题做个反焊盘拉高下阻抗就好了

Jamie_he2015 发表于 2016-11-2 13:53
! f5 ]- b/ k' k+ ~) {% M9 y4 u对内等长不好做，空间有点紧张

差异很小了已经    不需要在等长了   差异不到4ps
# Y5 }& E% ~/ }5 `+ X2 r4 Q

对内等长不好做，空间有点紧张

这样等长不好做，太短了

系统默认也是规则里面设置的default. 这个间距跟SI的要求有关。如果SI不关心，那么最小间距跟fab生产有关，也就是wall to wall的距离。最后，10~12这个孔距离跟3：10没有可比性，一个是微孔，一个是机械孔！

& `) C4 ]" @, x0 l* M5 p1 G/ `
- `% Y, W/ l  s2 Y/ T; D+ q3 u一般intel平台 2.5G信号  差分对via中心间距25-50mil   差分对和差分对之间via中心间距>=50mil  GND via<45mil以内
; v+ ~* H1 ?* I; l& f额外要求是：via尽量靠近连接器短线  差分对via尽量不要集中打 如果有空间
: A& T0 p. l2 y# G, X
7 V6 U$ l3 N4 W* k8 p所以你上面的图 应该还可以优化
; a/ e! a" _9 B( Y

minzi 发表于 2016-11-1 21:15
1 l" z. E: F# L( K一般过孔会选择35或者40mil的中心间距

这样的间距太大了点吧

一般过孔会选择35或者40mil的中心间距

速率，仿真

wolf343105 发表于 2016-11-1 15:55
1 Z- [. t! S# O8 k一般是与差分线的距离差不多,比如:差分线是:6MIL,那孔与孔也,6MIL.

' H# q9 ]4 Q. M# w谢谢
7 O, C# t- J" `, b

一般是与差分线的距离差不多,比如:差分线是:6MIL,那孔与孔也,6MIL.