找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划

allegro pcb中两对差分线之间的间距约束怎么设置

查看数: 490 | 评论数: 6 | 收藏 0
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2016-9-5 15:29

正文摘要:

如题,差分线之间的间距约束怎么设置

回复

qinhappy 发表于 2016-9-7 11:24
设网络间最小间距。
AD9_PCB 发表于 2016-9-7 09:37
重申一下,3楼方法可行,但是怎么设置其他单根线与差分对的间距呢?我按照刚才的方式吧刚才的规则放到一个单根线网络上,发现不行啊
% G; j: [( T! f/ n# C
AD9_PCB 发表于 2016-9-7 09:25
3楼的回答应该是差分线之间的间距吧?而不是差分线对1和差分线对2之间的间距.我以前也设置过,可是不行
li262925 发表于 2016-9-6 13:28
支持3#
why_not 发表于 2016-9-5 17:01
在 spacing - spacing constraint set 下点击 Greate -spacing 设置上自己想要设置的间距,然后再在net目录下点开ALL Layers。Objects 内选中想要设置差分线的网络在 Referenced Spacing C set 下拉选项中选中刚刚刚创建好的间距就可以了!
瓜郎 发表于 2016-9-5 16:52
约束管理器里面有设置啊
关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-10-19 01:23 , Processed in 0.073558 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表