当Q43和Q45的B极都是高电平输入的时候(1.8/2.8/3.3),Q43的C极肯定是有一个电压的,那么这个电压V有两种可能,要么高于Q43的B极,Q43为放大状态,要么V低于Q43的B极电压,那么管子会工作在饱和状态,通过计算可以知道,最终管子都会工作在饱和状态,那么VCEsat就会很小,应该不会高于0.6V,如果深度饱和的话可能更低0.3,那么你Q45的B极电压只要高于1.4V即可导通。 |
参与人数 1 | 威望 +5 | 收起 理由 |
---|---|---|
jacklee_47pn | + 5 | 寫的哪麼多。很给力! 赞一个! |
不用想那么复, 就一相与的关系。两个三极管同事导通输出才是地电平,只要一个不导通输出就是高电平,和那个三极管先导通后导通没有关系 |
本帖最后由 kobeismygod 于 2016-7-23 16:46 编辑 & V1 D8 k! A4 c# |7 I# ] 1 I6 h; w. n2 N5 _0 z7 a 以下是我简单仿真的结果,可以看到两个管子串联是否可以导通输出低电平取决于电源上啦电阻大小,电阻越大,越容易饱和,越小越难以输出低电平% F# A+ W" {) c7 |3 C& p * L' N8 v7 G( x& S; { 。! } {2 B6 K9 Q% _ e! Y& t: X8 @5 [4 c: y 8 x# _# ~6 F0 S3 {* _ |
得 SPICE 模擬一下就出來了. a& n9 u9 a$ e' T |
kobeismygod 发表于 2016-7-9 23:386 e' H6 F) x4 `" o( o 大神,还没出来,不能让帖沉了 |
本帖最后由 kobeismygod 于 2016-7-9 23:41 编辑 我理解Q45,Q43的作用是与非门逻辑,PG和power OK信号都为高电平时,两个串联的管子都导通,进而Q44的三极管B极拉低,open drain 输出高电平。Q42相当于反向器,把输入信号取反,再通过Q41与Q44并联形成与门。以上这样的逻辑,我们在控制系统电源上电时序上用过,不过是NMOS,输入信号电平1.8V就可以。* `) h; r/ [! u+ `1 D: h 你纠结的应该就是两个三极管相连处的电压,我看到上管的C极有一个4.7K的电阻,而电源电压只有3.3V,最大的负载电流也只有3.3V/4.7K=0.7ma,也就是说只要很小的Ibe就会让管子就饱和(假设管子直流放大系数为100),同样下管也将会工作在饱和状态,那么VCEsat=0.3V,两管相连的地方的电压基本和接地没多大差别,所以你上管的B集电压也不用多大就能让上管导通。 以上只是个人粗浅的理解,如有不对的地方还请不吝指教。 |
可以的,我们就这样用过,不过用的是两个NMOS串联的,形成一个与门输出,作为下级电源使能,这个与cascode电路很像。 |
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2024-9-20 06:21 , Processed in 0.101572 second(s), 43 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050