tony123 发表于 2016-1-15 13:30
1 |2 Q, d% n1 \; a8 ~7 E  F( P我这里说的是像链接PHY或者switch这样的器件时，不同芯片有不同的配置。介于你这里的FPGA，应该是软件设 ...

0 O9 T: p+ s/ ]0 j) r5 y% [是的，接phy需要配置全双工半双工之类的寄存器，但是接Switch没有找到相应的说明，可能还得多试试

arciiu 发表于 2016-1-15 12:59
# V+ N' ~8 |$ e1 Q8 u7 {之前探头的探针比较长，后来换了个短的就好了。您说的gmii配置有哪些，能举个例子吗

. W! e& Q. Q% K1 @. G% Q/ G9 Z我这里说的是像链接PHY或者switch这样的器件时，不同芯片有不同的配置。介于你这里的FPGA，应该是软件设置的。

Coziness_yang 发表于 2016-1-7 21:24
个人觉得主要检查一下FPGA端的代码，还是要看协议层的东西，不应该是信号完整性问题。信号完整性更多的是去 ...

嗯，FPGA发包是能在 TXD还有TX_EN上看到波形的，但是Switch就是不给转发出去，而且外面发来的广播包也不给转发到FPGA
- P: F( g) `8 r7 h1 N- V4 I0 M

tony123 发表于 2016-1-7 16:28
3 s" u0 w+ O* @, R* j! n, n: e. x先检查测量环境。这样的情况基本是探头问题概率大，其次检查GMII配置问题，如果这个都没有问题，出现软件设 ...

之前探头的探针比较长，后来换了个短的就好了。您说的gmii配置有哪些，能举个例子吗

个人觉得主要检查一下FPGA端的代码，还是要看协议层的东西，不应该是信号完整性问题。信号完整性更多的是去关注Margin问题，而建立连接的问题主要是协议层的事情，信号完整性不会对协议层产生太大的影响。

先检查测量环境。这样的情况基本是探头问题概率大，其次检查GMII配置问题，如果这个都没有问题，出现软件设置问题的概率大于80%

学习了

chenxiaohaosm 发表于 2015-12-11 19:39
5 K$ l5 }0 s9 T% a9 q你测了TXD，TXEN,GTX_CLK，RXD,RX_CLK,RX_DV这些信号间的时序没？  看你测试的信号波形，PHY应该可以识别

你好，之前探头没弄好,后来我又重新测试了一下波形比较理想，应该不是信号质量的问题。我现在是用FPGA的GMII IP核连接交换芯片上的GMII端口，画在一块PCB上了，现在始终建立不了连接，请问您这么用过吗？FPGA FAE说需要把j交换芯片的自协商关掉，正在验证，请问您对这种GMII-GMII的连接有什么建议吗？

你测了TXD，TXEN,GTX_CLK，RXD,RX_CLK,RX_DV这些信号间的时序没？  看你测试的信号波形，PHY应该可以识别

菩提老树 发表于 2015-12-10 12:16
' l3 b8 p1 `& ^3 `+ q这个时候你可以先仿真试一试。

7 c: y# w$ A9 Y4 \好吧谢谢
) }8 V: R- D- N7 X3 |3 e

arciiu 发表于 2015-12-10 09:22
谢谢，那也就是必须加端接电阻然后再做后仿真了？板子上现在很难飞线，而且是两个BGA互联，加不了电阻啊， ...

这个时候你可以先仿真试一试。

谢谢，那也就是必须加端接电阻然后再做后仿真了？板子上现在很难飞线，而且是两个BGA互联，加不了电阻啊，除非改版

应该是判断电平的原因，确实太差了，GMII对信号的要求还比较高