any_014 发表于 2015-9-12 11:226 z% b# b4 Q& g( b% V+ r 很多飞线是无法避免的,除非你把两个原理图的网络都改成没有重复网络名的,这不现实;2 S, V2 K( f& \9 t' ~7 T7 T, Z; t 3 i& ?$ y: \& G$ f 一般你在复制之前,可以在各自的PCB检查DRC错,确认无错后在复制。 建议你把复制改为剪切,这样你可以确保是不是所有东西都被你复制了,剪切完源文件不要保存就可以了。3 v) [. Q) h: R1 R# X! ^2 G ! G Q; i* j9 i0 |5 d! L3 ^ 敷铜没复制过来这个问题,你试试复制的时候,对于重新铺铜的提示选择“否” |
any_014 发表于 2015-9-11 17:35 你是不是忘记把新的两个模块的room添加进跟老模块同一个channel class了??添加进去就可以了。 |
合并不是那么好做的,不过也还是有办法的,三言两语说不清楚。 |
2723498933 发表于 2015-9-12 08:35/ n% e/ T5 `$ _# q7 P& O+ _( E2 p 谢谢,特殊粘帖的话,可以实现元件号重名,也可以保持原来的网络,但这样两部分电路不是就有很多飞线了吗?" W0 o8 W% Y: Y/ i1 ^ 1 [1 U0 K* P5 Z8 f( M+ ^9 X 今天试了层次化原理图设计,复制成功了,但敷铜没复制过来。 |
any_014 发表于 2015-9-11 16:22$ _5 ?4 _* ^- q 特殊粘贴!可以实现位号重复!5 \" e2 y; E; [$ \! L) g% J0 m |
himonika 发表于 2015-9-11 16:01 另画了个简单的工程测试了下。 画了个图,然后改成多通道画法,复用3次。更新到PCB后确实出现了3个ROM及相应元件,摆放好一个后,可以copy room formats,另外的room就变成了同样的摆放及连线。. q1 r3 w! {; C8 D 但,回到原理图后,改成复用5次,更新PCB后又出了2个ROM及相应元件,但再次copy room formats后,却提示:“the source and destination rooms are members of different channel chasses” " f5 s8 ~# M$ g9 _: Q$ G: | |
本帖最后由 any_014 于 2015-9-11 16:43 编辑 2 u1 J0 G4 `3 E& v3 R 5 T: R6 v2 Q+ _' x2 s0 F# r 试着放置sheet symbol,然后将其对应原来的原理图sheet2,又设置其属性为repeat(sheet2,1,2)/ J4 r T7 U/ N" g 结果出了两个room,分别为:sheet21和sheet22,但原Pcb上的所有元件都被移除了。 & b* Y; y/ x( N8 l9 z 我是按附件中的说明操作的。' S) o3 K) N6 O- ]. }5 [' K ![]() $ f* z6 L) B, E9 F* I3 q/ c8 Y |
谢谢回复。 粘贴时允许位号重复,这个选项在哪里找呢?. N H+ ]) N4 t 或者,粘帖的时候,能否元件标号自动重新分配? |
最好的办法是两个工程的原理图能对应上,元件编号不冲突,然后把两个PCB复制到一个PCB里,对应两个原理图。 |
1. 强制合并:新建一个新的PCB,然后把你要拼的PCB复制,并粘贴到这个新的PCB上,粘贴时候记得勾选允许位号重复,保持网络这两个选项;: ^* ?2 m) C7 T5 j% p6 e& v% K * h ?$ m5 A( p( a) r7 B* V 2. 普通合并:将原理图都放在同一个项目下,然后要新建一个顶层图,并放置sheet symbol,即使这两个板子上相互独立的,然后按照方法一新建PCB并进行合并;+ p" u# G. g# b+ T: U& K; U 0 @6 X4 b8 O6 F3 w' t; U9 \ 特别要注意,新建的pcb的环境要跟你已完成的PCB的环境是一样的,比如规则,叠层。; A, t# |% H. r7 b' l5 o ! ]" g. @& H4 _( l% ] 如果层数或者厚度要求不一样,那还是放弃吧。 |
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2025-5-25 20:09 , Processed in 0.069850 second(s), 39 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050