EDA365电子工程师网

标题: 怎么将dummy net的封装引脚赋予GND网络？? [打印本页]
作者: liuzuoya    时间: 2015-7-9 15:50
标题: 怎么将dummy net的封装引脚赋予GND网络？?
如题，怎么将dummy net的封装引脚赋予GND网络？8 N  h5 d- `: J8 Z- `2 ^  J
作者: YAWEN    时间: 2015-7-9 15:56
原理圖加畫dummy net pin,並給予GND net name.
作者: liuzuoya    时间: 2015-7-9 16:02
YAWEN 发表于 2015-7-9 15:56' }9 y5 |4 ^, u
原理圖加畫dummy net pin,並給予GND net name.

; f, q4 }2 O) U) y) V我有一个10个脚的屏蔽罩，又不想放在原理图中，就直接在allegro中放置的，但是现在这十个脚斗士dummy net属性，连不到地上去，不能屏蔽呀
作者: jerry2118    时间: 2015-7-9 16:14
一般是不这样直接在PCB中修改网络的，如果你真想这么做可以在User Preferences中选中Logic_edit_enabled
作者: YAWEN    时间: 2015-7-9 16:17
還有一種是在Allegro內,強制給net mane.9 R5 `5 p: i; L3 i& ^5 Q! o: U
利用Logic\ Net logic 把這10個pin assign 成GND net.; f  d6 d* V/ s& T- [! `: q9 G
: `$ b6 M1 }& \% t  I1 U$ }
再來一種就是鋪靜態銅箔, 但是會有DRC產生.' z' M4 t. Y1 F. M& C

! d& M& x1 Y9 s所以建議還是放在原理圖,比較不會出錯.
作者: kevin890505    时间: 2015-7-10 13:46
LS正解，一般不推荐PCB里面改，按规矩还是原理图里面改科学严谨
作者: liuzuoya    时间: 2015-7-10 13:48
YAWEN 发表于 2015-7-9 16:17( \! L, z- {6 z" Q
還有一種是在Allegro內,強制給net mane.
# J' w9 z6 h; n& G  ?+ {( D: u利用Logic\ Net logic 把這10個pin assign 成GND net.

" w6 W7 p4 L# g1 j最后还是选者原理图改，防止长时间忘记了
作者: 仁爱    时间: 2015-7-10 17:09
本帖最后由 仁爱 于 2015-7-10 17:10 编辑
/ i$ X& z* H% W9 |. |# Z" I. g+ \
4 V7 r4 P: L. {其实你可 以把这十个脚强连到GND网络就好了（用静态铜连接到GND网络就好了）
作者: 只为一口气    时间: 2015-7-31 22:52
为了保证pcb与原理图的一致，又为了达到你的效果，强连吧，忽略DRC，直接用铜皮或者盘中孔的形式给他短路到GND网络上
作者: carol8688    时间: 2015-9-21 13:00
这样直接在PCB中修改网络



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2