weichen743 发表于 2015-6-10 20:13
5 H$ }+ T* R% t7 _( H# O我觉得从电源芯片这端好理解。不过文中所提到的芯片感觉是目标IC端，它的动态阻抗感觉不在传输路径上，只 ...

我的理解如下：
: Z) w/ j! z0 N5 i9 ?1 文中所说的，FPGA的IO电流IMAX=0.5A，而电流的波动是50%，也就是0.25A，则我认为他所需要的电流是在0.25A-0.5A之间。
6 k* A; i/ ?9 x7 I7 i% w2 文中说的电压的波动取5%，也就是他所允许的或者叫可以接受的电压波动是1.8V*5%=0.09V.
; G% s1 W+ f( y& K7 |3 这就要求电源在提供波动电流的同时必须满足纹波的要求。
9 E* j: C; P% f& V9 Z: ?4 文中的意思是通过计算目标阻抗或者叫动态阻抗，来反推电源滤波电容所需要满足的要求。
% i! k* S9 k) q

fallen 发表于 2015-6-11 10:06
- K% {" i4 @! h  F% p  L我的理解如下：
1 文中所说的，FPGA的IO电流IMAX=0.5A，而电流的波动是50%，也就是0.25A，则我认为他所 ...

非常感谢！分析的很到位！
) Q, R' p# F: H& ]! _# S5 i! y  u

fallen 发表于 2015-6-10 11:47
理解的非常到位！
# F( Z, x0 R  ^" t就是那个意思，参考BUCK的输出纹波电流和电容DCR的计算。
负载的电流变动，产生了di
...

我觉得从电源芯片这端好理解。不过文中所提到的芯片感觉是目标IC端，它的动态阻抗感觉不在传输路径上，只是接收端。有点不明白文中为什么那么写。

weichen743 发表于 2015-6-9 20:54
我觉得应该是通过电容网络降低在动态电流变化时，由于电源芯片本身电阻/电感，和走线电阻/电感所带来的压降 ...

% R: V0 y: R5 B理解的非常到位！
就是那个意思，参考BUCK的输出纹波电流和电容DCR的计算。
负载的电流变动，产生了di
- g0 d+ ?4 [3 M5 b而负载的电压波动要求，限制了纹波的要求。
' d- ?% A* a$ h% ?假设不考虑或者电容足够大，忽略电容充放电的影响。
' {3 V: C$ {6 a8 a& O  z8 v那么就只有ESR*DI的影响，这就是可以看作电源阻抗低于目标阻抗（动态阻抗）的要求。

路径的问题，阻抗小，那个回路优先，干扰的纹波直接从那回到地，而不经过IC

weichen743 发表于 2015-6-9 20:54
我觉得应该是通过电容网络降低在动态电流变化时，由于电源芯片本身电阻/电感，和走线电阻/电感所带来的压降 ...

说的有道理！！！！！！！！！

按照这个人说法就是：电容的ESR和I/O的内阻构成了一个分压网络，但ESR比I/O内阻越小，噪声信号被分压的越厉害，就等于噪声得到了抑制?

给力~~多谢点播~~

就是电源阻抗小于目标阻抗。