VDAC是MCU给出的一个基准，给运放的+输入；而11R是电流采样电阻，11R两端的电压给运放的-输入。
6 z4 K  M9 @2 }运放为开环，用作比较器形式。
工作原理分析：
通电后，VDC为0时，运放无输出，MOS管不开通，11R两端无电压，运放-输入为0，运放不动作，MOS管保持关闭；
当VDAC给出一定电压，例如1.1V。因为运放的-输入为0，正输入为1.1V，此时，运放有输出，开通MOS管，回路闭合，有电流产生，11R两端有电压。只要11R两端的电压不超过1.1V，即电流不超过100mA，MOS管一直保持开通。
当VDAC给出一定电压，例如1.1V。因流过11R大于100mA，运放的-输入大于1.1V，正输入为1.1V，则比运放输出0，关断MOS。当电流降到100mA以下，例如99mA，运放又有输出，开通MOS。一直循环下去，就达到恒流的目的。

hurry0603037 发表于 2015-4-21 10:40
那mos管的工作状态是如何的呢？会导通吗？等到V+=V-，mos管应该又截止了吧？这个也不太理解

1 N4 J7 l$ @% H! ~/ o: L其实楼上讲的都是些瞬态分析，这个总的瞬态时间恐怕都是微秒级的。我们一般讲的都是稳态分析了，包括课本上，再去分析瞬态意义不大。要是实在纠结这个mos的状态，那你说UA741做跟随时内部电路的Q14\Q15是什么状态？这个问题在于正相反相电压相等时已经达到了一个稳态的环路，mos原来是啥状态还是啥状态。   另举一反三，负反馈回路不要因为多了许多元件就不认识了（把它移到运放内部不需要额外分析），他就是个同相放大，其实运放的内部输出推动端电路元件更多。简单做了几个图，都是跟随

yujingfa 发表于 2015-4-21 14:25
+ I" |, P  z3 p  }1 w实际上不会开开关关，只是你想的而已

恩，对的。说开开关关是便于理解。到最后稳态必然是晶体管工作在放大区
! e) a, Y5 T" z! v

zlpkcnm 发表于 2015-4-21 13:39
确实过程就是北漂的木木说的一样。通过比较强实现对电流的监控，其中MOS管处于开开关关的状态，有时我自 ...

' k# q7 G  v$ |* @; t7 P实际上不会开开关关，只是你想的而已

hurry0603037 发表于 2015-4-21 10:40
. a: O  x8 E1 q8 e! a2 ~那mos管的工作状态是如何的呢？会导通吗？等到V+=V-，mos管应该又截止了吧？这个也不太理解

确实过程就是北漂的木木说的一样。通过比较强实现对电流的监控，其中MOS管处于开开关关的状态，有时我自己也理解为MOS管的放大区。
- d2 e2 S; Y4 B/ |# m
4 ~; }8 B1 l* w3 |2 h. |0 M% ?举一反三，其实简单的LDO也可以用类似的去解释。如果用分立元件搭建LDO电路，只不过LDO电源是通过采样电阻采集电压，配和比较器控制MOS管G极（三极管B极）的开关，从而晶体管工作在放大区，达到稳压源输出目的。
( i4 Z1 m6 ^) c# k8 a/ H( g2 q
希望此解释对楼楼有用。

学习学习

hurry0603037 发表于 2015-4-21 13:11
那按照你的说法，其实这个运放并不能单纯理解为是作为比较器的是吧？它也有工作在线性区

初始（负反馈未完成）：非线性放大状态；最终稳态（负反馈完成）：线性放大状态
8 E$ n' r9 \/ T

yujingfa 发表于 2015-4-21 11:00
1 K( ?: D% N. l典型的恒流源电路。关于楼主的疑问：1.两个并联22R电阻上端是负反馈电压的取样点 2.“端输入DAC,开始负端没 ...

那按照你的说法，其实这个运放并不能单纯理解为是作为比较器的是吧？它也有工作在线性区
8 Z* y/ g3 w8 H* }+ i

hurry0603037 发表于 2015-4-21 10:40
那mos管的工作状态是如何的呢？会导通吗？等到V+=V-，mos管应该又截止了吧？这个也不太理解

, U7 x* k) j; SMOS管会工作在开开关关的状态。
4 ?4 z* L5 E1 V* K: R9 i还有一种可能，11R反馈回来的电压很接近VDAC，那么，此时，运放的输出就不是1或0，而是一定的电压，这个电压会使MOS管工作在放大区，此时，MOS管相当于受VDAC和11R反馈电压控制的可调电阻。这种的可能性最大。
# E) Z1 s& l2 t5 O( ]个人理解，欢迎真大师来论证。

典型的恒流源电路。关于楼主的疑问：1.两个并联22R电阻上端是负反馈电压的取样点 2.“端输入DAC,开始负端没有输入，那么运放输出就是高电平，导致NMOS管子FDS6982导通”确实这样，导通后取样点电压为外接负载与11R的分压，满足一定的负反馈时达成虚短条件，mos管源级电压将不断跟随正相端电压。3.详细负反馈回路，运放1脚到r94到栅极到源级到R96到反相端；可以将R94跟mos理解为运放内部电路，其实运放内部也有些三极管mos管   4.该电路其实有个缺点，外接负载阻值太大不容易负反馈（分压不够）

北漂的木木 发表于 2015-4-21 10:40
VDAC是MCU给出的一个基准，给运放的+输入；而11R是电流采样电阻，11R两端的电压给运放的-输入。
运放为开 ...

大神出现了~~~~~

zlpkcnm 发表于 2015-4-21 10:16
) m& N3 q, \7 H+ e6 v我也不太懂~~~感觉确实像恒流源电路。完整的电源回路最后的稳定工作状态应该是：U27的Vpin3=Vpin4，Q2-A的p ...

3 w/ T9 i  t( F: _7 H那mos管的工作状态是如何的呢？会导通吗？等到V+=V-，mos管应该又截止了吧？这个也不太理解

Log07071222 发表于 2015-4-21 09:57
这不是个恒流源电路吗？

  J; s6 e. P$ G没遇到过，能简要分析一下嘛？

我也不太懂~~~感觉确实像恒流源电路。完整的电源回路最后的稳定工作状态应该是：U27的Vpin3=Vpin4，Q2-A的pin3电平等于U27的Vpin4.那么并联电阻的两端压差就是一个常值，即流经并联电阻的电流为常值。恒流源。