EDA365电子工程师网

标题: AD中提示两个元件短路了，但是根本找不到那个东西啊。。 [打印本页]
作者: 夜的第七章    时间: 2014-11-24 16:58
标题: AD中提示两个元件短路了，但是根本找不到那个东西啊。。
第一个图可以看到P1-27和一个 Text短路了，第二个图就是P1-27了，也就是PWM-IN，这两个孔是没法相连的。
! C  C: ~( G% q, n' \5 V% R
6 z! _; A) o# w4 R我不明白这个Text "TESTDOT" (3814.5mil,3014.5mil) Bottom Layer是什么东西，（TESTDOT是测量孔的封装)，但这怎么会短路呢？而且还是Text？求高人指点。。。" S, D; K- o2 |3 O
附件是我的PCB文件。。3 n# D0 c# {" |' g9 j

2.jpg (15.03 KB, 下载次数: 32)

2.jpg

1.png (27.8 KB, 下载次数: 2)

1.png

pcb.zip

342.38 KB, 下载次数: 28, 下载积分: 威望 -5

作者: lw3530    时间: 2014-11-24 18:12
在报错的地方右键——violations可以查看错误所在。
作者: 夜的第七章    时间: 2014-11-24 18:48
lw3530 发表于 2014-11-24 18:12
$ w9 l  n/ v6 P. B1 O  n在报错的地方右键——violations可以查看错误所在。
: r: G- w1 X, z1 K, e
谢谢你的提醒，我点击去，它说那里短路了，但是我在底层根本没发现那个Text啊。。。。不知道什么情况，你有遇到过么？, a) s- {, s2 [, n

3.jpg (171.89 KB, 下载次数: 0)

3.jpg
作者: lw3530    时间: 2014-11-24 19:00
夜的第七章 发表于 2014-11-24 18:48
" F+ P, {1 l* M谢谢你的提醒，我点击去，它说那里短路了，但是我在底层根本没发现那个Text啊。。。。不知道什么情况，你 ...
+ h& w9 X- R" h9 L9 [7 Y
   4 S1 P& E1 q/ K3 v/ ]

# V! G7 a1 u0 {# Y, I8 `8 N- \" a9 ]# o. D- d2 I" c) d

, D1 ^5 w) |- w7 d: }7 F, P你看一下你中间的power层，不太明白你要干嘛。要在整块铜皮上分割的话，加的是plane吧？四层板我没搞过 不太清楚/ x  V; A$ _' j% U' s# h+ T
作者: lw3530    时间: 2014-11-24 19:02
如果加的是plane的话，因为是负片，所以你在哪里画线，那里就是没有铜皮。你的图加的是层...描述得有点乱，因为我确实没搞过4层板，只是之前尝试弄过，只是大概了解了下。
作者: wanghanq    时间: 2014-11-24 22:19
这种带案例提问的方式非常可取，2 @& V8 |- D& D. S5 x6 L! l7 j
TESTDOT 本无错，只是你把它放置的层不当导致此次DRC提示（尽管你已做了隐藏处理）。
7 ?/ T) }- E" L, H+ I- [$ Y, S& H& l ( y5 i& B% B+ b, H
另外，此帖 也说明 楼主对  多层板 不是很熟悉& T" Z+ d% U: h6 @1 k3 A5 m
【还是首次看到 内层正片 这样的画法，好像也还真能割开铜皮】
+ K  n5 x, y+ h/ z. q1 O" W
- h# R9 Q' w. L" J. h有关多层板的参考案例，楼主不妨看看 软件自身带 的多层板案例 参考下，看看区别在哪里？/ o* @  o/ c* o. ]/ M6 Y. h9 Z
( f1 j' {) I) \! ~
此帖内容值得 汇总在 【给初学3－】系列贴中...8 n: w" _8 Q; N5 a- j: ^
作者: 夜的第七章    时间: 2014-11-25 10:17
wanghanq 发表于 2014-11-24 22:19& R, Y5 G/ _# Q
这种带案例提问的方式非常可取，& |1 T  _, Y- j- F& _
TESTDOT 本无错，只是你把它放置的层不当导致此次DRC提示（尽管你已做了 ...
! u$ m0 B1 O+ ^, Q! u7 v
请问您是看了我的文件是么？我没找到那个TESTDOT在哪。它说在底层，我猜就在那一块，但是看不到那儿有铜皮或者导线。
作者: 夜的第七章    时间: 2014-11-25 10:20
lw3530 发表于 2014-11-24 19:02
7 S! u$ _( w& \/ \8 p如果加的是plane的话，因为是负片，所以你在哪里画线，那里就是没有铜皮。你的图加的是层...描述得有点乱， ...
# B: a; Z  n7 W+ }- M
分层之前我也纠结过加plane还是layer的问题，但是问了下有经验的前辈，是加layer的，放置铜皮充当电源平面和地面。
作者: tb52088    时间: 2014-11-25 11:02
作者: tb52088    时间: 2014-11-25 11:14
你看一下这里的啊

QQ图片20141125111502.png (22.77 KB, 下载次数: 0)

QQ图片20141125111502.png
作者: lw3530    时间: 2014-11-25 12:36
夜的第七章 发表于 2014-11-25 10:20
; N" k# o  }* Y% K; q4 Z分层之前我也纠结过加plane还是layer的问题，但是问了下有经验的前辈，是加layer的，放置铜皮充当电源平 ...
( t# n* L: n2 o/ \
layer或者plane都可以。layer就是可以手工放置并调整铜皮， plane也可以，但是它是一整块的，负片，也就是代表是以整块铜皮，你在上面的画线是表示将铜箔分成不同的区域。如果用plane，你把直插元件放上去，它好像是能自动避让的，。如果你用的是layer并搞了一块铜皮放在那，元件放上去后你还得再调整铜皮。看起来像是你混淆了这两个的概念，操作上少了一些步骤。好像是这样的。
# ]0 `7 M# O. s* T( `
作者: lw3530    时间: 2014-11-25 12:39
本帖最后由 lw3530 于 2014-11-25 12:44 编辑
2 Q: L% f/ g- {2 }6 U% K: {" M' D4 P7 G0 I
, _! T0 L* u- \2 O

: ^4 w9 U( k. C2 i5 _" ^( m
0 l: O  L1 L' a中较暗的层加的是plane，放置元件后是会自动避让的，如果你加的是layer并有铜皮的话，要调整。右边那小块是顶层。我想这是plane和layer的区别吧! f. Y5 G5 h/ L' p+ N
作者: wanghanq    时间: 2014-11-25 17:04
夜的第七章 发表于 2014-11-25 10:17
8 ?) K$ t, J: [- d& \8 ?9 D3 O请问您是看了我的文件是么？我没找到那个TESTDOT在哪。它说在底层，我猜就在那一块，但是看不到那儿有铜 ...
1 f, Q; t4 C& v- S$ O0 U" a, k
这个位置可以看到：
& Q. W* V' c2 a4 Q
7 y9 O/ b2 n' Y/ P6 D9 ^% r3 T! Q
8 ]0 o$ g4 O5 F3 I2 U
作者: wanghanq    时间: 2014-11-25 17:28
本帖最后由 wanghanq 于 2014-11-25 18:04 编辑
: \; f1 N( ?& E4 ]4 r- K
夜的第七章 发表于 2014-11-25 10:20" t3 t( Q& }" n8 F6 ?
分层之前我也纠结过加plane还是layer的问题，但是问了下有经验的前辈，是加layer的，放置铜皮充当电源平 ...
8 r7 A8 h- W2 t1 z
9 g* P2 y# Z, a" ~, _; t* f
哪种都可以实现，但楼主这种冗余的画法还是第一次领教...
$ f8 T& b6 f! ?# J- W' b(这也不乏是懒汉PCB者的用法之一，虽不规范，至少可以实现目的)4 u& i7 Z. F% e. V$ f/ d2 p/ u

: L8 v' F3 z/ r0 X, U* E: O# ~附件是将楼主提供的某层改为负片后的数据处理，方便网友理解参考对比
: n, z3 V& V% h2 c; x（不论是正片还是负片，要对软件默认的铜皮连接设置根据实际情况做调整！！！）/ d0 e6 D) [! m0 ^
9_C.default_负片.zip (263.37 KB, 下载次数: 7) ( }0 Y8 I/ R- Q4 \/ @& J6 o

5 e5 ~* S6 z; E. _( \$ [' X6 ]下面附件是软件自带案例，正片负片都有用到，建议楼主可再多找找软件自带的案例看看...& U% _) N: b( i, z& K. f
DB31.zip (1.86 MB, 下载次数: 9) & d0 U+ T  H' A! J7 z) ^
! I: d& k% |4 m
另外，下面的这些因调整导致的多线段或非中心引出的地方也应该是避免的(某些软件是可通过命令自动调整的)...
, e* K6 @, G# z) _. b3 H
3 s# l9 S! ]& R7 Z! V
% Y. F8 j  V3 ?8 i8 E9 z
作者: lw3530    时间: 2014-11-25 21:10
wanghanq 发表于 2014-11-25 17:283 u7 d2 c/ g! E3 J! n, {8 C! O7 K! x1 r
哪种都可以实现，但楼主这种冗余的画法还是第一次领教... " E8 d" D5 v) l- K3 U
(这也不乏是懒汉PCB者的用法之一，虽不规范 ...

0 u3 i& ]" e3 [; ~请教个问题！ 您提供的示例附件了，我看到有些走线的画成这样，如下图：
, \% r' E- V2 T3 q- o+ Y6 L, Z# a2 R9 k

. b. v8 b0 q( r- J/ v9 ?- \: |1 @* w; [
5 I2 v: P, m' H4 d) A/ H
" A7 u( c/ p# R$ ~7 S, ?% h
这弄成网格状的走线是什么目的？以前也碰到过，但是不懂这么画的用意！
- x, p! d4 {% x# {: t% @2 o
作者: 2009zhaoqf    时间: 2016-10-20 10:37




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2