找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划

AD10中怎么进行DDR2的差分时钟信号的等长处理?

查看数: 839 | 评论数: 3 | 收藏 0
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2014-11-4 18:02

正文摘要:

两颗DDR800用T型拓扑,想知道怎么走线使时钟差分信号对自身等长,而且从CPU处理后到两片DDR的时钟网络也是等长的?如下图即A+B=A+C的长度。研究了2天还是不知道怎么能弄,地址线倒好办,差分信号因为还有阻抗问题, ...

回复

icm 发表于 2014-11-25 10:05
AD15 Support
" \9 f. S3 o/ P; a* Nhttp://techdocs.altium.com/display/ADOH/High+Speed+Design+with+xSignals* [/ H; a$ T2 W8 [5 F9 e* ^( m, u
liyumingyh 发表于 2014-11-24 16:56
Ad还真有这个功能
goolge 发表于 2014-11-4 19:43
本帖最后由 goolge 于 2014-11-4 19:45 编辑 - D: L7 T% q+ v
2 Q; q! g( n1 h; |6 A
T型结构的等长,还是PADS9.5或Cadence好弄,AD估计都没这功能。
关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-5-18 04:03 , Processed in 0.057718 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表