请问大家，orcad生成allegro网表，相同名称的IC引脚报错，怎么处理?

matice

生成allegro网表的时候，芯片上的不同引脚的名字相同，它就报错，因而不能生成网表。
3 P  \. w0 K* I  ~) `: |! _芯片上不同的引脚名称相同很正常啊，这个不算什么错误。

6 q! b$ ~- |( C; P/ U3 ?' m% i3 C6 J请问大家怎么解决这个问题的呢？

darkradx

建symbol偷懒了吧, 全都用了IO属性吧
power pin重名可没问题

matice

原帖由 darkradx 于 2008-6-17 23:31 发表
建symbol偷懒了吧, 全都用了IO属性吧
power pin重名可没问题

/ Z( p- Q7 f" r9 Z2 j嘿嘿，FPGA啊，IO是不能做成power的，看来只能改成不同的了，这个规则真怪异

qtec_pdd

用Other导就不用修改相同引脚名称.
但在PCB中同样也要用Other导入,还要生成元件的Dvice,要把库加载到config_path中的dev_path下面.

matice

原帖由 qtec_pdd 于 2008-6-18 12:24 发表
! L  w# b0 r2 r, @" x+ {3 [用Other导就不用修改相同引脚名称.
但在PCB中同样也要用Other导入,还要生成元件的Dvice,要把库加载到config_path中的dev_path下面.

2 A. Z; e/ S$ s4 r. q
是啊，用other可以。
不过生成deivce很麻烦，还不如把元件的引脚改一下来得快，唉！

guyun236

另外，我觉得如果用other的话，就不能无缝链接了，有点不方便。我赞成修改为不同的命名，
2 {: u8 n$ m! Y- Q8 i+ ]. a如gpio1，gpio2.。。。呵呵！

九零年代

正在学习中