运放14——轨对轨运放（rail-to-rail）

admin

1.所谓轨对轨（rail-to-rail）运算放大器轨对轨放大器，指的是放大器输入和输出电压摆幅非常接近或几乎等于电源电压值。
6 S7 R# b4 O/ h+ @! I; `$ a
8 k8 R' }) j  z2.不是所有的rail to rail 运放输入和输出都接近电源，有的只是输入有的只是输出，当然也有的输入输出都是rail to rail 的，该类运放的最大特点就是可以扩展信号的电压范围，但一般输出电流较小，在大电流的情况下并不能保证rail to rail
3 v' b0 @6 Z" g% q+ k" _( I
3.在低电源电压和单电源电压下可以有宽的输入共模电压范围和输出摆幅.

4 ^/ \' O! ?% M1 H. @2 d( m% v9 }4.轨至轨输入，有的称之为满电源摆幅(R-R)性能，可以获得零交越失真，适合驱动ADC，而不会造成差动线性衰减。实现高精密度应用。有轨至轨运放和轨至轨比较器。
! A) W" O3 z5 Z* c; x" g3 A5.rail-to-rail，只是一个概念，其实就是正负电源(±V)供电运算放大器。2. 所说，我不能苟同。其实一切高深的复杂的电路，追根朔源，都可以看作由简单的分离元件组成。运算放大器供电方式：
1 |0 F! N' k  H# B  A1 L, d- A1，±V
4 b4 A& E% R% `+ }3 P/ y& ?2，＋V和GND。
( i3 X9 \2 X) T1 F; n+ _0 J这两种供电方式，各有各的特点。
1，±V
用三极管的截止失真来说，这种方式输入，不要加入直流输入成分，它的“静态工作点”电压是0V，所以动态范围非常大，接近电源。优点：失真小，态范围非常大（振幅接近V）。缺点：双电源输入，电路变得复杂。
2，＋V和GND。
' K0 S/ ?3 r/ P7 o; {还拿用三极管的截止失真来说，这种方式输入，如果在输入端不加入直流成分（1/2V），那么在输入信号电压很大时，信号的负半周期，就是出现截止失真。设计方案，在输入端加入直流成分（稍稍大于1/2V），它的“静态工作点”电压是1/2V左右。这样所以动态范围也可以非常大，接近电源1/2V左右。优点：单电源输入，电路简单。缺点：不接入直流成分，失真大；如果作为高音质声音放大，会引起左右分离度降低等情况。
) E; B% ?% g& }4 y3 K综上情况，在高性能运算放大器电路中，采用rail-to-rail设计方案比较好。
6.再补充一下：
1 ]6 S' q( i3 i轨至轨输入/输出功能扩大了动态范围，最大限度地提高了放大器的整体性能。例如，CMOS型轨至轨输入/输出放大器就比较适用于具有以下特性的单电源应用：输入和输出轨上的摆幅很小、极低的静态电流以及极低的输入偏置电流。但是，其噪声通常比双极性射极跟随器放大器要高得多。
轨至轨运放在整个共模范围内，输入级的跨导基本保持恒定，这对低电压应用是至关重要的。因为当电源电压逐步下降时，晶体管的阈值电压并没有减小，但是运放的共模输入范围越来越小，这可能也正使设计出符合低压低功耗要求，输入动态幅度达到全摆幅的运放成为一种必需。
. V4 `9 w' o% X+ \1 \; z* }! v7.注意场合就是电源设计，双电源输入，电路变得复杂。一孔之见：1，同源电源采用，-V设计要...... 2，电源±V输入注意去耦平衡
; R. t3 X5 f. _( h

轨对轨意思是，可以最大限度的输出信号，接近于电源的电压。
/ x5 J% y" i# x轨对轨运放 ：
从输入来说, 其共模输入电压范围可以从负电源到正电源电压; 从输出来看, 其输出电压范围可以从负电源到正电源电压.
! @. e( t- [+ i6 g3 g1 c* T rail-to-rail翻译成汉语即“轨至轨”，指器件的输入输出电压范围可以达到电源电压。
% u" c0 E" x$ T8 w传统的模拟集成器件，如运放、A/D、D/A等，其模拟引脚的电压范围一般都达不到电源，以运放为例，电源为+/-15V的运放，为确保性能（首先是不损坏，其次是不反相，最后是足够的共模抑制比），输入范围一般不要超过+/-10V，常温下也不要超过+/-12V；输出范围，负载RL>10kohm时一般只有+/-11V，小负载电阻(600ohm)时只能保证+/-10V。这对器件的应用带来很多不便。　　
7 V- T+ u3 l( z6 f' U7 J4 @* R: prail-to-rail的器件，一般都是低压器件（+/-5V 或 single +5V），输入输出电压都能达到电源（输入甚至可以超过）。其原理上的秘诀便在于电流模＋NPN/PNP互补输入结构。
rail-to-rail器件的某些设计思想，对我们自己设计电路也可以提供一些有益的思路。
“轨到轨（rail-to-rail）”的特性即:它的输入或输出电压幅度即使达到电源电压的上下限，此时放大器也不会像常规运放那样发生饱和与翻转。例如，在5V单电源供电的条件下，即使输入、输出信号的幅值低到接近0V，或高至接近5V，信号也不会发生截止或饱和失真，从而大大增加了放大器的动态范围。这在低电源供电的电路中尤其具有实际意义。
+ D3 \$ |3 Z( Q

. ^( [9 a7 S$ q- k( w, F
- H9 G2 D% b( U+ W, n$ v( `
8 `# \4 ]' v& J: E$ H& ]) P随着单电源运放的广泛的运用，运放的轨至轨输入（rail to rail input）成为一个时髦的词。现在大部分低电压单电源供电的运放都是轨至轨输入的。TI在轨至轨输入的运放产品方面具有十分领先的优势。本文介绍运放的rail to rail输入的实现以及TI在实现运放的rail to rail 输入方面的领先技术。
        先说两句废话，解释一下轨至轨，这里的轨指的是电源轨，运放的两个电源供电电压如+/-15V。这两个电源电压就像两条平行的距离为30V的“轨道”一样限制了运放的输入输出信号。运放的轨至轨输入是指运放的输入端信号电压能够达到电源的两个轨，并保持不失真，如上例输入信号电压可达到+/-15V。运放的输入电压范围可在运放的datasheet中找到。就是共模电压范围Vcm（Common-Mode Voltage Range）。如下表即为OPA365的输入电压范围，可见它是典型的轨至轨输入运放。
7 M+ l; `- K# i; g' k1 E0 M! v
6 p: n5 E/ r) J6 G# S
' n: g% _! s1 d$ u) r5 C
$ g6 h* d4 G$ i0 _; T一般的BJT和JFET是非轨至轨输入的运放。如下表所示为OPA827共模输入电压范围为(V-)+3V至(V+)-3V，典型的非轨至轨运放。

单电源（我们暂且称之为“单电源”）运放的输入级通常有三种结构，第一种是采用PMOS做差分输入级。这样的运入输入级电压可以低于负电源轨0.2甚至0.3V，但达不到正电源轨，如OPA336。下表是datasheet中标出的OPA336输入电压范围。
& r. Q7 I$ F& C) x4 r3 \

" T! Z$ g) r* G6 |  B5 g 它的输入级原理框图如下图，典型的PMOS差分输入级。

% Y, Q" |3 F# [* s

1 E+ e6 T1 y6 k6 L- k0 e
/ x+ n. r$ T5 p, s( v5 G( a既然PMOS差分输入级输入电压不能达到正电源轨，那NMOS呢，对头，NMOS差分输入级的输入电压可以达到正电源轨，但是达不到负电源轨，一般会在负电源轨的1.2V之上。
6 U; A  _% }1 E6 V         此时有人想到了，把PMOS和NMOS差分输入级并联起来。在接近电源负电压轨时使PMOS差分输入级工作，在接近电源正电源轨时使NMOS差分输入级工作。这样不就可以实现运放的轨至轨输入了嘛。太巧妙了。的确早先的轨至轨输入运放就是这样设计的。并且现在也在大量使用这种技术。如下图是OPA703的输入级，就是典型的PMOS与NMOS相并联的运放输入级。当输入共模电压在
(Vss-)-0.3V<Vcm<(Vss+)-2V时PMOS处于工作状态，NMOS处于关闭状态。当输入共模电压在(Vss-)-2V<Vcm<(Vss+)+0.3V时NMOS处于工作状态，PMOS处于关闭状态。
既然PMOS差分输入级输入电压不能达到正电源轨，那NMOS呢，对头，NMOS差分输入级的输入电压可以达到正电源轨，但是达不到负电源轨，一般会在负电源轨的1.2V之上。
. f4 w0 Y( H; R, y" _. s         此时有人想到了，把PMOS和NMOS差分输入级并联起来。在接近电源负电压轨时使PMOS差分输入级工作，在接近电源正电源轨时使NMOS差分输入级工作。这样不就可以实现运放的轨至轨输入了嘛。太巧妙了。的确早先的轨至轨输入运放就是这样设计的。并且现在也在大量使用这种技术。如下图是OPA703的输入级，就是典型的PMOS与NMOS相并联的运放输入级。当输入共模电压在(Vss-)-0.3V<Vcm<(Vss+)-2V时PMOS处于工作状态，NMOS处于关闭状态。当输入共模电压在(Vss-)-2V<Vcm<(Vss+)+0.3V时NMOS处于工作状态，PMOS处于关闭状态。
1 L7 V0 P- K; S% w! o
下表是OPA703的datasheet中给出的共模电压输入范围(V-)-0.3V至(V+)+0.3V.
4 i" r) n8 N' f7 Q: c3 p& {4 U
* ~! ~. z3 D! f: Y1 M Bipolar输入级运入同样也有这样的结构，如下图是典型PNP与NPN型三级管并联形成的差分输入级。
( E' s2 D9 h, a
) P0 v' N0 w7 z9 l3 _5 H6 z4 O& s