|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
文 | 刘为霞 N( G' B) t# M
上次写压降的时候,有很多网友反馈说,希望看到有仿真实例分析。小编是搜肠刮肚,想找一个比较独特的案例,终于翻箱底找出来了这个例子。那就闲话不多说,进入正题。8 d1 c. ]6 w7 q# b
% H5 N' n7 t$ o0 \& k
% t2 K. y% R! m) r- ^4 M
案例情况:需要仿真的电源为54V,业务板输出槽位16个,每个输出电流是27A,总电流432A;电源输入槽位12个,输入电流为36A。结构图如下所示。! \+ \) Z; `" e8 y7 n) d
拿到手一看,先在计算器上啪啪啪一顿按,16*27=12*36=432,嗯,没有错,输入输出电流相等,没有什么问题。只有一个电源,而且铺铜层数比较多,连接器过孔都比较大,应该是一个没有什么难度的仿真。当时,天真的小编,内心觉得是时候展示真正的技术了,应该马上就要走上人生巅峰了吧。# \4 F0 `& P' N! F/ R! E1 U3 H
8 C% z- A- G* _% b: W 于是打开仿真软件利犀利操作猛如虎,设置好VRM和SINK,并没有反馈信号,一切都是那么轻松惬意,轻轻按下运行键,坐等结果。# t( m$ Z2 M: W( J
- T& T2 e* u* r8 a% c 接收端结果在意料之中,压降完全没有,可是看到输出的时候,傻眼了,这和说好的不一样,完全没有按照我设定的剧本走。输出电流应该是36A,为什么会出现奇奇怪怪的一排数字。- \- b% L% d" B
7 B- t0 [" r7 b! t: {2 k0 ^1 U* B( M 这个就不得不说说压降仿真软件的算法问题,因为设定好了所有VRM都是54V,就相当于所有的VRM组成了一个整体的器件,每个VRM都相当于这个器件的一个输出PIN,输出电压是相等的,那么按照上次说的,电流都是走阻抗比较小的路径,自然靠近两边用电器件比较多,电流需求比较大的地方,输出电流会大一些,于是VRM12和VRM1的输出电流比较大。结果也是符合电源传输特征的,但是这个结果和实际情况不一致,实际情况是每个VRM输出应该是36A。
* o- i, e k7 G7 {/ |0 V9 P0 Q' _; K- ?+ _5 _3 Q. B) M
g# B7 _. b B0 @" t! w其实上面的仿真结果是没有考虑到,VRM12的输出路径可能会经过VRM1和VRM2,这样一来的话,VRM1和VRM2应该和VRM12有压差,因为它们之间通过铜皮连接的,直流电阻是必然存在的,那么压差也是必然存在。不可能电压相等的时候,电流也相等,这意味着两个VRM之间不存在直流电阻。如果是SINK都在左边或者右边的话,可以比较方便的理解,如下图。VRM1的电流路径会经过VRM2和VRM3,由于直流电阻的存在,且同一个点不可能存在两个电压值,VRM2和VRM3处的电压一定比VRM1小。
" [* M2 ]1 \1 m/ j L* W- ?- D. t. Q, I: d0 ]# U
![]()
3 \0 P& I4 R3 p" A5 c: d& E" F
& c) M) A5 V7 b9 k5 p4 Z0 K. i4 C: r通过上面的分析知道,每个VRM的输入电压应该不一致,可以在设置多相VRM时,设置平均输出电流就好,结果如下。这种情况下的仿真结果应该会比上一种情况更恶劣。; X# F# i2 u1 C6 z5 }6 ?6 h( S
![]() — end —
) F6 H5 F7 c1 G; S6 k% M( I
. Z% b7 d2 X2 i; g本期提问8 d8 \6 }, ]) f
6 ^1 i5 n t# c1 x, ^5 M( L$ s
如果大家遇到100A以上的大电流电源,有哪些设计注意事项呢?% X% \1 W; G* g/ D5 M( F
5 q' N) F. x: C* e1 Z0 ?6 R( Y9 T6 b; [% Z* A6 `
回复数字获取往期文章。(向上滑阅览)5 D: ?7 R8 @9 F) ^' r n( D) X
[6 ]# e# d1 z& d1 f! @2 b7 L
回复36→高速串行之S参数系列
( i; \' }8 y) L, [$ K0 V" n回复35→高速串行之编码系列: j' C& t! v* M
回复34→高速串行之S参数-连接器系列4 @$ M$ Y2 A: H+ y4 R9 x; O& v
回复33→高速串行简史系列4 g% \& t" l' t; T. x5 Q
回复32→电源系列(下)# n, o+ P7 ?: ~5 g
回复31→电源系列(上). q- f L2 N1 P5 D% ^3 x s( o; K
回复30→DDR系列(下)5 t) k; ?% O. ~3 C; k( ~
回复29→DDR系列(上)8 k" Q$ `$ u. Z" J1 F8 \* p
回复28→层叠系列(下)
5 t4 k# T) U7 [回复27→层叠系列(上)
$ ]* V% q* q- [4 i1 Z" D7 l; T4 G5 h回复26→拓扑和端接系列(下)
% }! v2 i9 C$ d. ^& t回复25→拓扑和端接系列(上)( F* V a( A) S) X4 @0 `
回复24→反射详解系列文章. w3 h, [, F! A9 a
回复23→阻抗系列(下)
7 g8 I+ m+ f9 `回复22→阻抗系列(中)
' @2 ^4 W- g5 h% ]) U& F回复21→阻抗系列(上)
) k; m* ~ z. n3 F7 S回复20→绕线与时序
9 H8 r( ^6 q0 N3 v回复19→SERDES与CDR系列
' k! `5 d1 t( _# ]8 f回复18→既等长,为何不等时系列
. A4 |* i/ I: i$ d9 i6 r0 P回复17→cadence等长处理&规则设置
+ x+ P6 W) O% U) Z3 x+ E' I" q回复16→DDR时序学习笔记系列) y- f% z4 T5 l+ e3 }. [8 ?4 X
回复15→串行系列
z p0 b; o) H. j" ~2 s回复14→DDR信号完整性仿真介绍系列: r; w) }. ~% i' w4 L
回复13→PCB设计技巧分享一二
% ~3 V/ u0 Q/ b1 z2 v. ]回复12→高速设计三座大山+ J+ N' N. K* [6 _
回复11→PCB设计十大误区-绕不完的等长系列. ?& `, X: r8 \8 S* g0 S
回复10→PCB设计十大误区三
( [8 H" W& M+ J5 A' |, \+ `回复09→DDRX系列
# l( }) G% L) f6 h回复08→高速串行系列( y m" d$ U8 ^/ v
回复07→设计先生之回流设计系列8 P# ]" [# Q4 O4 Y4 k* [4 r8 I2 ^
回复06→略谈Allegro Pcb Design 小技巧
" @( P+ C3 K" s% u回复05→PCB设计十大误区一二
7 v2 `3 q0 H* \回复04→微带线系列
+ P; D0 Z/ b- w5 M1 w8 s- W5 h# }4 e. |回复03→抽丝剥茧系列
. L ?, _9 M& \' [3 _2 u! X; M回复02→串扰探秘系列
3 Q) K4 v4 T P( ~/ P回复01→案例分享系列 |
|