答题 | HDI滤波电容FANOUT案例

admin

上期话题
6 Y& E! u3 R$ s# C6 g( r: ~1 WHDI滤波电容FANOUT案例
【文：肖勇超】
# m& ^, C) X- F( J% z0 I- E/ u' {, l
" A6 S0 M3 C' `/ o" v（戳标题，即可查看上期文章回顾）
9 H$ i; X7 [. ]% u  v问答通过这个案例，大家觉得板级的电源纹波需要管控到多少MHz，需要如何配置滤波电容呢？
芯片在开关时产生的高频开关噪声将沿着电源平面传播。去耦电容可以给高频噪声提供一个低阻抗的回路路径，就近回流到地平面。实际板级PDN管控频段一般为100KHz到20MHz。100KHz以下频段噪声VRM内部就能管控。20MHz以上的频段，受电容寄生参数影响，板级的管控成本高，效率低。针对更高频段的噪声，芯片厂商会在封装内部和DIE内部集成相应的去耦电容进行去耦。

" H7 q) o) p9 Z- v/ J( v
  e, A8 N) g$ @  _+ e
对于滤波电容配置，设计时想着电容个数够吗？电容种类够吗？电容放置是否正确？电源地耦合？我们先前已经提到滤波电容选择的策略都会采用梯次电容值配置如下图所示：
, R% A/ ^  ~3 m& ^例如一个1V/10A电源我们常见的电容配置是， 330U 1个，  100U 2个， 47U 4个，10U 8个 ，1U 16个 ，0.1U 32个。其中300U/ 100U/ 47U/10U电容管控100KHz到1MHz频段噪声，1U/0.1U/电容管控1MHz到20MHz噪声。
0 O! N& k5 L- l4 o' D3 b& p1 O: S, f

（以下内容选自部分网友答题）
+ B4 X1 S5 P" F6 K4 \; m电源的目的是让芯片的逻辑门状态变化时，快速提供能量支持。所以理论上电源的能量从产生、传输、消耗都应该是电子员设计时所关注的。1.线路板上电源设计不能孤立谈能量产生时汶波需要管控到1MHz或10MHz，还要考虑传输路径设计好坏，还要考虑芯片供应商设计的好坏。就像4X100米接力跑，前3个队员凌波微步如白驹过隙，第4位就算慢慢地走也能得第一。身在优秀的团队里，“连空气都是甜的”。2.滤波电容有一定的频率范围，在频带内阻抗较低，若用多类不同容值的电容并联在电源上，能展宽频带。团队中队员特长、主研方向不同，只有紧密团结在队长的周围，劲往一处使，分工协作，才能展现出“远近高低各不同”的美丽风景。
# {! F7 e, ]2 x" E. K' T@ 山水江南
" P6 A- z7 g" B3 |  E评分：3分
, X8 `3 K8 G% W% s, C: |1 r6 R【1】一般管控到100MHz；【2】常规情况先用0.1UF左右的大电容滤除低频纹波，再用10PF左右的小电容滤除高频纹波。大电容虑低频，小电容虑高频，根本的原因在于SFR(自谐振频率)值不同。小电容滤高频（自谐振频率高），大电容滤低频（自谐振频率低），两者互为补充。更可靠的做法是将一大一小两个电容并联，一般要求相差两个数量级以上，以获得更大的滤波频段。【3】纹波在100KHZ以下时，一般取10uf以上的钽电容或者铝电解电容。100KHZ~10MHz一般取100nf陶瓷电容；10MHz~100MHz一般取10nf陶瓷电容；大于100MHz时一般取1nf陶瓷电容和PCB的地平面与电源平面的电容。【4】滤波电容具体选择什么容值要取决于PCB上主要的工作频率和可能对系统造成影响的纹波频率，可以查一下相关厂商的电容资料或者参考厂商提供的资料库或者采用电源仿真、使用仪器测量等手段来确定。
" q- o  e4 ]3 `3 q; }@  龍鳳呈祥
: h' v+ J) N6 P( q: z6 U评分：3分
) H1 e/ X! i# _. s% _100MHZ，一般的系统电源芯片工作输出频率顶多这么高了，通常都在几MHZ；所以芯片供电电源的平面阻抗分析也就到100MHZ就可以了；配置滤波电容的话前级滤低频，220U,10U,4.7U等；二级滤高频0.1U,1U等
" [, L& ]. h* Y7 R9 w@ GFY
( G" A" u( [  Y, o7 w' g3 f评分：3分
这个问题发生的比较好奇，一般SOC  在VCC pin周边都有GND pin，摆放好cap就可以一头vcc，一头GND，很好cover 掉这个问题。GND VIA 太少现象与 PWR via  下少了类似，都会有瓶颈在。量测发现VCC 不稳，就可以知道问题了。
0 V! D2 Y4 b* z! h! ?4 P1 H* E一般叠层的容性比较小，谐振频率大概10M-100M左右   
@ 箴言
评分：2分
某原厂FAE表示，布板问题一般FAE也只能建议多多参考demo版，只要不是芯片本身有问题，我们最多帮着检查检查原理图   
, _5 f3 `& G4 z+ Y# m: U  D@ 朱利家
评分：1分
8 ^0 B. E7 g( z* |一般20MHz左右基本满足。一般情况需要配置一个0.01uf的电容，另外如果需要滤除更高频率的纹波那就要用更小的电容，滤除小频率的纹波可以用稍微大一点的电容。
@ Jamie
评分：1分
一般管控到100MHz，滤波电容一般是在芯片附近就近配置。
@ 两处闲愁
7 F6 ]* [; p& d) `/ `+ m评分：2分
板级电容滤波频率控制在1~100MHz，将谐振频率越高的电容，越靠近负载pin放置。电容会寄生出电阻和电感，会有一个自谐振频率。
- k/ H" ]  O. @4 X3 e@ 欧阳
评分：2分
, t9 W  D5 M! R$ g理论上都是100MHZ，一般小电容和大电容并联使用，0.1uf滤除大概约100MHZ的纹波，更高的需要更小的电容，当然这是理论计算，更多的还是需要仿真，设计的时候可以多预留几个电容位置以便调试使用，最后再优化   
# c% ~& P; X. T* a) {@ moody
3 y1 X( a$ q( {( @0 C$ ^评分：3分
1 Q4 y5 w- X0 S: R板级的贴装电容可以控制在100MHz以内对电源滤波，如果采用埋容或者片上电容，可以滤更高频率。电容总有自己的谐振频率，通过大小容值进行搭配，可以很好的压制纹波
0 s7 E: {9 v  C7 P( k; Q* u@ Ben
& `& {0 q2 E, E2 ?2 o评分：3分
板级滤波一般在100MHz以下，更高频率的滤波由封装内电容和封装基板的电源地平面去完成。当然100M不是绝对的，有些板级滤波只需要控制到50或者60M就可以了。滤波电容（去耦电容）的值需要合理配置，一般是1到10之间选两个或者多个值，比如0.1u,0.33u,1u,3.3u等，选择方法是这个值是前后两个值得几何平均。另外，还要考虑寄生参数等的影响。最后，还是建议仿真确定和优化
@ 绝对零度
4 Q( O0 w2 q! k3 n评分：3分
一般控制到100MHz吧，建议每十倍程容值范围内选择一种电容值物料种类少宜加工，每十倍频程内选择三种电容值性能最优。还要注意的同样容值的esr和esl还是有区别的，最好拿到厂家数据，或者自己动手实测电容曲线。
6 u# _' r, o! }$ [! [@ 杆
评分：3分
6 Z+ a  i" d0 b1、比如使用Fly-By走线拓部结构的时候一定要确认CPU是否支持读写调整技术；2、小电容靠近电源脚摆放；3、同组信号走线长度要控制在合理范围的误差内；4、数据线线要控制在一定长度内；5、有稳定/干净的电源供应；6、对于速率较高的DDR还要控制好阻抗等等。
  j5 _9 A! J  J1 L- o更多精彩留言，请点击左下角原文阅读~
查看我的积分，回复关键词“2019积分”；
看看我能兑换什么礼物，回复关键词“积分商城”；
2018年积分累计已截止，兑换截止时间为：2019年3月31日