绕线的影响？SI来告诉你

admin

文 | 黄刚
粉丝：“请问高速先生，绕线的设计要注意哪些地方”，高速先生：“至少要保证绕线的间距达到3H”，然后再补上一句，“H是信号到参考层的距离哈”。这时候粉丝一般都会“哦……谢谢哈”，我们随即以一个尴尬而不失礼貌的微笑进行回应……
3 D# R4 C3 I" Z9 }5 p/ |其实我们也知道，一个简单的回答会让粉丝们变得越发的不淡定，虽然这个答案本身是比较准确的，仅仅是这个回答会有一点口说无凭的感觉。
( _' o$ W/ F- c8 k, U什么？你们还不知道我们到底在说什么东西？其实绕线的设计基本上存在于每一块PCB板的并行信号上。最常见的就是我们的DDR设计，一组需要等长的信号由于收发pin的位置不一样，必然会存在绕线的情况。然后从空间的角度来衡量的话，绕线的间隔越小那么所占的空间就越小，尤其是在DDR颗粒间的绕线更是如此，在里面寸土寸金的地方，作为一个工程师肯定希望更小间距的绕线咯。
好吧好吧，解释完我们到底在说什么之后，我们还是继续说回口说无凭这个事哈。粉丝们希望得到一些数据的支撑，为此我们也专门做了一板测试板去验证它。很简单，没有对比就没有伤害，我们做的测试板要对比的设计如下所示，分别做了绕线间距为3H，5H和7H三种设计，当然还有不绕线的一根参考线啦，总长度为10inch。
. g. d( l$ x- J% `那么测试的数据是怎么样的呢？首先说到绕线嘛，大家肯定会关心绕线完的时延啦，结果这三种情况的测试结果的对比是这样的。可以看到，绕线绕得越密的话，信号的延时会变小，3H大概会比5H的绕线快30ps，而5H之后就影响比较小了，5H只比7H快10ps左右了。
  ~$ y) b. {% b& z我们老是说3H是一个基本原则，我们可以和不绕线的延时来比一下，结果如下所示。

它们的延时差了大概50ps。考虑到这个是10inch的绕线情况，那么简单粗暴的换算成单元长度时，其实每英寸的差别只有5ps左右，已经是非常小的影响了。
' U" I2 C; L! }6 S$ P
当然如果从损耗这个角度来看的话，又会看到一些和信号频率很相关的影响了。可以看到3H在2GHz以上就会有很明显的谐振点，要是信号速率在4Gbps（2GHz基频）时就会严重影响信号质量，5H，7H就会明显有很好的改善。

虽然从损耗来看3H比较恐怖，但是……我们都忽略了一点，哪怕你真的需要走10inch的绕线，你也不会把一个跑几个Gbps的走线用单端线来走吧。这里顺便说一下哈，同样的绕线，用差分的形式会有非常非常明显的改善哈，大家不要太担心。我们单线的绕线设计目前主要就是应用于DDR这样的并行系统，目前最高的速率也只不过在1.5GHz（3Gbps）左右哈。
* \( u' _  U2 e/ ]7 M
( m9 c  w* s5 K' }
5 O% E/ T! @! q7 X— end —
4 ?: W" W( }: x& D2 O: L4 y
本期提问
0 @- K+ e% Z; m# X- j6 S
说说你们目前对绕线的设计是怎么去处理的？或者对于绕线还有什么见解也可以谈谈哈。


转发电子行业技术群送专属记事本
& T* G% O( D: P# M
活动规则及步骤：
8 @+ [1 P# F- u1、将此文转发到100人以上的电子行业技术群3个及以上。
% U6 g6 K& K9 R% I6 b2、截图后台至小编，前10位符合要求的朋友即获赠刻字版记事本（封面可刻字、内页有高速设计仿真常用换算表等）
3、有相同群不计入，以小编收到的截图时间排序为准。
3 O2 i/ T+ q- A; `
2 x+ Y$ O  `2 V. G( M2 Z0 A  h
8 \- N# c; q% D% x回复数字获取往期文章。（向上滑阅览）
' u) b$ w+ Z' K1 b) e
- J, J7 o3 D& `% V! ]. M回复36→高速串行之S参数系列
回复35→高速串行之编码系列
$ A' v. Q& |" d) R. S, {回复34→高速串行之S参数-连接器系列
回复33→高速串行简史系列
- l7 Q& k% i' p# H6 y6 y回复32→电源系列（下）
; e& d. I/ Q+ W, ^5 n回复31→电源系列（上）
回复30→DDR系列（下）
9 a; W$ a: i2 }7 {4 ?+ b回复29→DDR系列（上）
回复28→层叠系列（下）
回复27→层叠系列（上）
( y' @$ A  ]+ w  t# h, P回复26→拓扑和端接系列（下）
回复25→拓扑和端接系列（上）
回复24→反射详解系列文章
- H% \% i: r+ o4 K8 y回复23→阻抗系列（下）
2 h% j0 a! @  t回复22→阻抗系列（中）
7 q& J" o& x# `- R( T回复21→阻抗系列（上）
回复20→绕线与时序
3 J7 P4 F& }, k$ Q回复19→SERDES与CDR系列
回复18→既等长，为何不等时系列
3 z% ~! f7 s% `8 i回复17→cadence等长处理&规则设置
回复16→DDR时序学习笔记系列
2 E9 ]' h4 K3 v7 @7 `5 }/ j回复15→串行系列
+ T/ F; L1 T" \$ R) m3 I& [4 t, P回复14→DDR信号完整性仿真介绍系列
3 B: v; ?6 U6 l2 f8 n) i回复13→PCB设计技巧分享一二
6 k/ b2 p9 X1 d) h$ ^* ]6 P回复12→高速设计三座大山
3 N9 I6 Z& W. Y. D3 J$ L回复11→PCB设计十大误区-绕不完的等长系列
回复10→PCB设计十大误区三
回复09→DDRX系列
回复08→高速串行系列
回复07→设计先生之回流设计系列
回复06→略谈Allegro Pcb Design 小技巧
回复05→PCB设计十大误区一二
回复04→微带线系列
回复03→抽丝剥茧系列
回复02→串扰探秘系列
( p2 E9 j2 r3 P+ a" A回复01→案例分享系列