答题 | 绕线的影响？SI来告诉你

admin

上期话题
绕线的影响？SI来告诉你
【文：黄刚】
: u6 i, ?& ~# e: C' M) |/ {7 A
（戳标题，即可查看上期文章回顾）
问答说说你们目前对绕线的设计是怎么去处理的？或者对于绕线还有什么见解也可以谈谈哈。
感谢大家精彩的回答，你们写的字数可能比高速先生的点评文章还要多呢(#^.^#)。好，言归正传吧。
6 L! i* I/ ]0 p, X+ F4 e1 W
1 p% D# S: o5 i! h" p  F8 T6 n9 W8 ?: D1 d, j
我们本期文章是自己做的一块测试板，所以肯定是朝着最恶劣的情况去做的啦。我们的绕线部分达到了10inch，一般像DDR系统都不会有那么长的绕线吧。从这个恶劣的情况看出，3H真的是我们的底线了，最近的话影响的确比较大。但是这个影响本身也是跟绕线区域的结构有很大的关系，例如绕线的相互长度，绕的来回的次数。如果情况没有我们的测试板所示的恶劣，一般来说3H还是非常安全的，延时基本也和不绕线是接近的，所以大家千万不要怀疑3H哈。

/ `, h/ ~9 C* Z
% S$ l8 W4 N0 y然后大家会觉得单端的情况很差，那如果走差分线的话，如果速率高上去了，绕线会不会也很单端线那么差呢？其实不会哈，同样是3-5-7H的差分绕线，差分的情况就变得差异没那么大了。
; o8 e1 n# \8 ^$ O8 n7 G所以回到我们的设计上，还是高速先生那句老话，it depends。看板上的布线空间和等长的要求来定吧，空间大7H就更好，空间小了，3H也尽量保证，要是真的不能保证3H了，那么更小间距的绕线就只能尽量的短咯。要是还是没把握，那就……你们懂的，嘻嘻……



（以下内容选自部分网友答题）
  [5 l3 T- a$ M5 \绕线尽量间距越大越好，我一般都绕到五倍或者七被线宽   
0 {0 o& X* Z8 E; |8 [3 h@ 两处闲愁
评分：2分
【1】、首选要确定DDR的拓扑结构，【2】、注意按相关DDR  LAUOUT规范，注意VTT端接电阻、去耦电容等的摆放，还要使DDR数据线尽量短；【3】、注意层叠结构科学合理；【4】、数据  （DQ,DQS,DQM）：组内等长，误差控制在20MIL以内，组间不需要考虑等长；地址、控制、时钟信号：地址、控制信号以时钟作参考，误差控制在100MIL以内，Address、Control与CLK归为一组；【5】、绕线还要注意运用20H原则、严格遵守3W规则，走线尽量同组同层，在不等长处绕，尽量绕大波。尽量采用3倍线宽，45度角绕等长；【6】、地址线上的匹配电阻靠近CPU、数据线上的匹配电阻靠近DDR、DDR芯片的去耦电容放在靠近DDR芯片相应的引脚；【7】、设置合理的绕等长规则；绕等长完成后，最好把DDR相关网络锁定，以免误动。【8】、需要严格控制CLK与Address/Command、Control之间的时序关系，确保DDR颗粒能够获得足够的建立和保持时间，必要时使用仿真手段来优化设计。   
4 t: T5 Q2 v; m" P: P+ f8 `7 Z" T" J@  龍鳳呈祥
评分：3分
前几天一个同事讲了一件事：看电视转播某城市自行车公路赛，出发的命令发出后运动员争先恐后地慢慢向前挪动，一段时间后队伍前面的已经跑出二三里，后面的才刚通过起点，最后成绩计算是看谁先到达终点。听完后大家一脸茫然，因为和他一样，都是此运动的小后生。现假设讲述和武断成立，那后面出发的队员只得拼命的蹬呀蹬，“绕呀绕”才能取得好成绩，没有人给你算上偏移量。当然了安全、比赛规则不能违反。1.芯片区域寸土寸金，还有大量的信号需要走出，这个区域不绕线。2.有句话很有名“没有声音，再好的戏也出不来”。没有空间绕线只能想三想，既然需要绕线，在画图前就要规划空间。有空间利用空间，绕线时能宽就宽。没空间开个会，让硬件、结构创造空间，在等于规则的基础上能挤就挤。3.人体的安全电压是36V，但书上说“轻轻地挥一挥手，不带走一片云彩，突然产生1000V电压”。看完后，走路是轻轻地移，招手是静止的画。一想到1000V就浑身发抖，但一年过去我还是我，没有被烧伤。线路板能做出来，极限时上面的线路中心距已经大于等于2W了，若空间有限，短距离的2H可接受，短距离的空间重叠也可接受。   
@ 山水江南
& w- b' L$ i/ J6 @, r# I评分：3分
" l- S5 G7 A/ p单线绕的话，经常是3倍的线宽去绕，如果换算成H的话，差不多；尽可能绕大波，信号在大波中传输场效应小些，大波也好看；差分更多时候还是在换层的地方绕线，不换层就在两端处绕线；至于起包，高度不超过3倍间距，还是要保证一定的紧耦合。   
@ GFY
2 R6 B8 H0 l4 ~* K评分：3分
$ b' C/ }* k+ b; n  k# @# W绕线尽量在不等长处。尽量同组同层，这样延时才尽量相等。能绕大波就不绕小波。   
/ F6 l" j& ?+ \$ t) Z. c@ 涌
" b- @7 X/ B  m8 o评分：2分
1,同组信号，绕线方式尽量保持一致2,等长的绕线不一定等时，注意芯片内部走线的补偿3,等长误差并非越小越好，参考规范要求   
2 k3 T7 s7 _  ~' l% ?  _% q; {@ Ben
( [' z9 y% p8 x$ o2 n" U. u! r6 U% l评分：2分
7 p( S* q# F% _; v绕矮一点谐振频率是不是就往高走了   
0 i# C! ]- T/ r  i@ 王世不恭
& ^' ?  e/ B8 y- X/ j, T: L1 e评分：2分
. u- }1 w  D$ L$ S; d差分线的绕线也会在SDD21上出现周期性的ripple，与长度，间距等相关性较大。从HFSS仿真以及实测中都可以发现。只是差分SerDes一般不需要绕线，只是在测试板上常见，在相关的评估中需要注意。   
5 u: a  ]  _4 Y/ R2 k# A@ 榕树儿
评分：3分
我觉得应该补充下分布电容和分布电感就更完美了   
@ EMC【1022】
评分：2分
( |1 |$ `7 Z/ H' \! ~5 B4 y3 W* q记得以前高速先生讲过:针对微带线尽量少绕，绕的话尽量使用小波浪绕线；在3GHz（6Gbps）之内，绕线方式基本不会对信号质量有太大影响。
' n1 z, t1 E, t, T( R4 Q' j+ p再就是，哪里不等长就在哪里绕，比如微带线不等就在微带线绕，带状线处不等长就在带状线绕。在做相位补偿时， 绕线部分的要控制比较大的 Gap，  减小耦合的强度。 差分的对内等长可以按3W去绕。   
@ 杆
评分：3分
. y  q. F. K- |2 s, K; ?+ T
8 x9 }' D) N* G# C' B" v. g
8 G: A* h- P+ D) o更多精彩留言，请点击左下角原文阅读~
查看我的积分，回复关键词“2019积分”；
看看我能兑换什么礼物，回复关键词“积分商城”；
9 D( n+ n' p+ N: q+ V+ c9 ]2018年积分累计已截止，兑换截止时间为：2019年3月31日


: i* ?0 a: F! M6 {2 A' p3 l/ q8 F/ q

( \+ W5 x: Y( J4 N+ _. g/ K————你可能错过的往期干货————
5 P: ~. b/ U5 i( K$ j0 Y
绕线的影响？SI来告诉你
5 N7 _8 |. F) b7 l520，陪你一起去看天上最亮的那颗星