揭开一个等长不等时的“骗局”

admin

微信公众号 | 高速先生
0 i* b3 h% T! v" G7 }$ t0 O9 y文作者| 刘为霞
“DDR4跑2400，等长控±25mil，时序有没有问题？”

1 e# u* W# t. b

, p2 O  y- }6 r, O5 D; R “正常操作，没有问题”


) s& h$ x) R  j* E “那时序差260ps有没有问题？”
9 ~0 a5 i0 w: w3 C: F/ ^

5 ^# P7 B9 G  ]; k$ Q( ] “那怕是药丸”

4 j) {, ], k2 u' {7 w& J7 a$ O
6 I/ I& k2 U: V$ Q “那等长控±25mil，时序差260ps有没有问题？”
- g8 p6 r9 N) E

瞬间这个问题就把我惊出了一身冷汗，我们的layout工程师，真是各种操作秀到人头皮发麻。虽然在SI领域还是个小学生，但我也知道等长相差在25mil左右时，时序是不可能相差260ps的。
我们的layout工程师也知道，按照常规操作来讲，普通FR4级别的板材，时序和长度换算的经验公式是1ps≈6mil。像这种脱离常识的事情必须要用事实说话，于是反手就发了一张图，长度和时间如下图所示。
, @3 w9 a" j+ Y( q/ P' \6 C; U7 Z

从上面的图上看来，信号之间的长度差只有4mil的情况下，时序相差266ps，这真的是刷新了三观。
# R( {0 U* p5 Q* _: V7 U* s* I3 L

& V4 ?5 K: ?9 m$ D1 I# J, @但是事实摆在了眼前，那就需要找到导致这种情况的原因了。等长不等时的情况虽然存在，但是目前还是设计阶段，时序差距又如此离谱，所以设置出现问题的可能性比较大。首先怀疑是不是pin delay时间没有填正确引起的，检查了PIN delay的设置。嗯，意料之中，PIN delay开关是打开的，问layout工程师，是不是pin delay没有填写正确，结果回复是软件中没有填pin delay的相关参数，这个可能性pass了。
: T$ i! u# Q4 T5 o2 ~
. L  V0 R# g) F, ^3 b# A$ O既然不是软件设置问题，那么把时间短的网络高亮，看看具体的走线情况，如下图所示，发现所有时序参数比较小的网络都集中在了第十层，如下图所示。
2 _! Z9 V* Y( u+ B6 v



+ x9 B/ a' L2 g, p# W- p/ _
& T( C7 g/ @; T# U发现上面这个情况时，感觉到离真相只有一步之差了，但是又有一层纸挡在中间，感受不到那一闪而过的灵感。从头开始捋一下这个过程。从时序和长度的换算公式开始，看影响因素有哪些。下面是传输线在介质中的传输速度公式：
* `1 r% P* V" G* v影响因素两个，一个是相对导磁率，一般不含铁磁体的介质材料，这个参数都为1；另一个是相对介电常数，这个和材料参数的设置有关系，可以在软件的层叠设置中体现。检查一下层叠，看这个参数的设置是否有问题。如下图所示，果然，DK的设置是有部分不正确的。
) d7 W5 K2 E; `


9 M8 ^( r6 O% s+ D- z

将DK按照设计的层叠重新正确填写后，时序回复了正常，如下图所示。
3 ^5 r" o; c+ p! Z  U所以其实这种等长不等时的情况，实际上延时的误差并不存在，是软件设置欺骗了你，实际的板子生产后，并不会有这种延时差距。虽然不会带来什么影响，但是这个情况的出现，可能会让设计人员吓自己一跳，以致夜不能寐，于是就有了开头的提问。

/ G8 L* N4 {. L4 j& V



下面是文末彩蛋时间，设计中的层叠参数正确填写是很有必要的，影响不仅是时序方面，还可以根据这些参数用软件直接算阻抗，如下图所示，这是软件自带的一个小功能，可以计算传输线的阻抗和电容，电感参数。

% L' F9 B+ B- C# E
— end —

% u, v, r$ G! X! o6 c本期提问

实际中，什么情况可能造成等长却不等时？
$ r' D5 M3 ^# s' t2 U3 q4 _3 ?
: _+ R. H) ^; k$ h  H" {+ T
! O# J  u! ^( U$ G6 c0 ^( u* ~# P# R参与互动答题送定制记事本

# W2 X/ a0 H! A% e0 F1、参与有效答题，评论区前10名将获赠定制记事本（封面可刻字）
2、活动截止时间：2019年6月17日10点整
3、上周获奖名单如下：TROY/涌/whisper/柳辉/白开水/Shinen/杆/张广平/吉祥/zaki，请在后台私信小编，发送：姓名+公司名称+手机+地址+刻字内容（仅限4个字以内）。

  `( A8 o8 r1 J+ U9 h" W6 ?
" q5 `5 b" i9 Y. p) J- s6 U

0 b+ P" `. L7 M6 N3 S0 a————你可能错过的往期干货————

0 t6 n) u! t8 V/ @/ f% Q哇！一种很新颖的差分走线方式
4 D& U7 v+ H7 |1 a宝藏文，高速先生所有原创技术文章，戳戳戳！

& @1 h" a3 B7 V( ~
回复数字获取往期文章。（向上滑阅览）
( p- _& N  ^4 C8 F
; ~9 U* d! q! U1 M# M7 {回复36→高速串行之S参数系列
3 B2 Z8 J2 d& ^2 P5 h" l回复35→高速串行之编码系列
2 U% z  O1 r) ^" T: c& S! B: @  I回复34→高速串行之S参数-连接器系列
1 s# b6 `0 {( c+ x6 p  O1 V' ]回复33→高速串行简史系列
7 i7 u, T% |* H6 J3 O1 B回复32→电源系列（下）
回复31→电源系列（上）
回复30→DDR系列（下）
( D& {2 n! {+ H+ ]. j6 I- P回复29→DDR系列（上）
' j1 F' D& F. Y5 m2 r) Q回复28→层叠系列（下）
: ?& m0 ]. o/ @6 F回复27→层叠系列（上）
2 Y, t: T* c4 y1 b7 y回复26→拓扑和端接系列（下）
% |2 {+ n% Q1 h" \回复25→拓扑和端接系列（上）
- n; I* s. X5 X( Q+ B回复24→反射详解系列文章
7 t. ]* i9 \* K5 G3 W% h0 j回复23→阻抗系列（下）
* g  z( ~( M0 Y5 W. p6 [- |& e$ ~回复22→阻抗系列（中）
回复21→阻抗系列（上）
/ {( B9 A7 C4 b9 O" O# ~. g回复20→绕线与时序
回复19→SERDES与CDR系列
6 X! |: B" {( r回复18→既等长，为何不等时系列
回复17→cadence等长处理&规则设置
回复16→DDR时序学习笔记系列
回复15→串行系列
回复14→DDR信号完整性仿真介绍系列
! N* a" [4 H; f3 K5 \( [回复13→PCB设计技巧分享一二
回复12→高速设计三座大山
回复11→PCB设计十大误区-绕不完的等长系列
回复10→PCB设计十大误区三
回复09→DDRX系列
# l0 j# [: K) k) a" l/ c回复08→高速串行系列
+ ~* R$ O4 ?2 `, k6 i回复07→设计先生之回流设计系列
7 @3 V2 m; C+ }& d$ J回复06→略谈Allegro Pcb Design 小技巧
回复05→PCB设计十大误区一二
' X, a7 h& j4 o: C回复04→微带线系列
9 N  N' S. P( e/ h7 S5 f" ~回复03→抽丝剥茧系列
回复02→串扰探秘系列
* ~/ N. A. M1 j9 |9 E: q8 I回复01→案例分享系列
& U3 v/ C7 R) z8 L1 \: k9 P% g