一个等时不等长的DDR

admin

微信公众号 | 高速先生
文 | 刘为霞
关于DDR的设计，经历过无数项目历练的攻城狮们，肯定是很得心应手的。对于信号质量方面的改善，相信大家应该已经有自己的独门技巧了。同组同层，容性负载补偿，加上拉电阻等等，总有一款适合你的DDR。但是对于时序方面的控制，理论上只有一个办法——绕等长，速率越高的DDR，等长控制越严格，从±100mil，到±50mil，甚至±10mil。



: R# q0 k; s* u0 w1 v4 \本来我们的layout工程师也是在这样一条路上稳步前进。但是最近有个DDR4的项目，绕好了等长，如下图所示，一切都安排的明明白白之后，给SI工程师仿真，只等仿真结果一出来就gerber out，根本不用怀疑，信号质量肯定妥妥的，没问题。
# Q8 l6 ]* I. _3 `; K/ n/ t结果，SI工程师没有同意投板，却提出了不合常理的时序要求，如下图所示：
) P1 I! Q* G: d, c
, S$ H4 c( E6 s/ C  N7 {8 ^

% \4 V2 j6 s) }/ t  k
等长要求CS，CKE，ODT这些信号比其余CMD信号每段长120mil，按照这样来算的话，到U1这个位置，长度差就到了600mil。这和设计指导不一样。
瞬间感觉自己很委屈，这样的等长到时候地址控制线之间的延时会相差100ps左右，这样时序的margin就会变小，甚至可能跑不到要求的2400Mbps，于是硬气的提出了自己的质疑。
* A$ Y! o% J2 m

# P5 s+ m1 N* f( C% I5 j0 ]9 n3 F
& Q2 I1 U' [/ w) G1 R( @6 ISI工程师也知道这种情况下，应该和设计人员普及一下关于时序方面的知识，不然后续遇到类似的DDR，不做仿真的话，可能会需要降频运行。于是将U1的仿真结果给设计人员看，蓝色的是CS,ODT,CKE等信号，绿色是其他的CMD信号，从时间上来看，蓝色的比绿色的信号快90ps左右。
这种情况的原因不是因为设计人员的误操作，或者不同层的时序不一致，也不是像上次文章中提到的层叠中的DK设置不一样，而是因为DDR颗粒的选型导致的，如下面图片所示：
0 d& A8 G5 i  r; a3 Q3 s
1 q4 _# Z1 }3 X) E( S" B$ [( s
& y$ r/ q6 F& Q  R; B! n
# w* J0 C+ Q6 F4 P' f这款SDRAM的CS,CKE,ODT为单DIE结构，但是其他的信号却是双DIE结构，在封装中做T型拓扑，这样意味着双DIE的信号的容性更大一些，那么相应的上升沿会更缓一些，这个是比较好的影响，这样的话，信号质量会比较好，从图中的结果也可以看出来，绿色信号的振铃比较小。另一个影响是容性更大，意味着时延会更慢一些，所以相同等长的情况下，由于颗粒内部拓扑的影响，导致CMD信号会传输的更慢一些，体现在仿真结果中，自然是双DIE信号和单DIE信号会有不一样的上升沿和一定的延时差。
+ V! Z0 Y9 T' a2 F8 O4 T1 K
layout工程师恍然大悟，这是因为颗粒内部的结构和常规设计不一样导致，自然不能沿用常规的设计指导，以后遇到这种双DIE的DDR还是需要仿真之后再调整等长，不然可能会出问题。于是很愉快的按照上面的时序意见修改了版本，结果如下，后期客户反馈，DDR2400跑的飞起，一版成功。


& B2 t4 O! c% E% a7 @4 d- a


— end —
7 I7 A( R. q$ [8 `$ L; [" Z$ O4 \
; U4 Y% ]6 Y$ y$ J/ P& r本期提问
" U; U/ [- o# @4 c8 r/ P, j8 o4 V
大家在DDR设计中，遇到过什么样有意思的等长要求呢？

3 }" i5 A+ U4 x( S; o( n' w
: P9 t4 b& T( z7 S转发电子行业技术群送专属记事本

9 ~) z2 ~; a' f  y7 o5 Z( J" F
2 q, r6 c; g; S5 P+ h* e5 E/ F+ A1、将此文转发到100人以上的电子行业技术群2个及以上。
3 M; [# u0 C' H' {6 v- t2、截图后台至小编，前10位符合要求的朋友即获赠刻字版记事本（封面可刻字、内页有高速设计仿真常用换算表等）
: c/ Q& d) }" O- p% C3、有相同群不计入，以小编收到的截图时间排序为准。
4、上周获奖名单如下：

厚朴/GFY/Zero/Alan

/

dcrammstein/EOFOC/山水江南/龍鳳呈祥/徐磊/STEVEN

, I9 P' }# o: b; K2 H# |请在后台私信小编，发送：姓名+公司名称+手机+地址+刻字内容（仅限4个字以内）。
! b3 l9 V6 x- _. v% j
! U1 k, L3 X: t; ~
8 [( O$ v- ~4 ]# V: b! @

————你可能错过的往期干货————
; x, E$ Z$ ]( y
0 e3 f- ]2 g4 s& k- M揭开一个等长不等时的“骗局”
2 c9 p3 R0 |5 |+ z宝藏文，高速先生所有原创技术文章，戳戳戳！
/ U4 H/ f' Z0 L3 Y- N' `8 l- n* j; g
" m  p+ s) N; o7 h
7 w, l; I# u; a9 F! a回复数字获取往期文章。（向上滑阅览）
; p* i7 v0 A7 o& d! N  q, W
4 k+ O% ]! x$ w回复36→高速串行之S参数系列
回复35→高速串行之编码系列
5 m7 b2 s" m( p, x$ S回复34→高速串行之S参数-连接器系列
  a/ B( s2 p: i回复33→高速串行简史系列
2 a2 i/ K! ~/ o  F8 R回复32→电源系列（下）
回复31→电源系列（上）
0 w) P$ a" V. K) f回复30→DDR系列（下）
回复29→DDR系列（上）
. V: E; I2 m; d3 b0 c回复28→层叠系列（下）
; l% \3 i% f- h) ~回复27→层叠系列（上）
回复26→拓扑和端接系列（下）
  F% f' A  V" o回复25→拓扑和端接系列（上）
3 x8 m1 \0 G* a, A回复24→反射详解系列文章
" o: W6 R. F5 ?2 |回复23→阻抗系列（下）
回复22→阻抗系列（中）
% V/ o) {. i9 b0 E回复21→阻抗系列（上）
回复20→绕线与时序
; ~! q, y, x! U" G回复19→SERDES与CDR系列
回复18→既等长，为何不等时系列
" |' k, g5 ~6 Y回复17→cadence等长处理&规则设置
& ^, f7 Q1 _, [. B( L) m6 t* b回复16→DDR时序学习笔记系列
2 d) x- e% C0 ^, @4 B% I) H. a5 U' f' T回复15→串行系列
, Q0 ?  i) ]$ f. \( H) S回复14→DDR信号完整性仿真介绍系列
1 z, G, @" {9 y回复13→PCB设计技巧分享一二
$ [0 q! m' v- D# r$ p3 }# r回复12→高速设计三座大山
& M% }! N) O( {1 ?! h8 `回复11→PCB设计十大误区-绕不完的等长系列
回复10→PCB设计十大误区三
回复09→DDRX系列
回复08→高速串行系列
回复07→设计先生之回流设计系列
回复06→略谈Allegro Pcb Design 小技巧
回复05→PCB设计十大误区一二
3 S0 o' Q8 P9 f6 Z回复04→微带线系列
回复03→抽丝剥茧系列
回复02→串扰探秘系列
9 @3 J/ F! z0 \; j回复01→案例分享系列