漫谈板级有源测试

admin

微信公众号 | 高速先生
1 {4 g. R& ^7 ~  V" P文 | 刘丽娟
+ U7 K+ x7 @& ]- u7 k3 Z8 I% S关于测试，分板级测试和芯片测试，板级测试又分无源测试，有源测试。板级测试的目的是验证在当前特定的这块PCB上，板材、拓扑结构、走线长度等等都已固化的情况下，信号质量如何。芯片测试的目的是验证这款芯片，它的各项性能最好能到什么程度、最薄弱的环节又在哪。因为芯片测试的仪器是误码仪，跟板级测试的手段、目的都不相同，所以今天我们先讲讲板级测试中的有源测试，芯片测试放到下次再讲。

+ x2 T6 b( P  U# R; U
! A' s4 A% ?1 K- Q" G0 k上周关于测试的留言中点赞人数最多的问题是：“请讲解一下测试的具体步骤、需要测试哪些参数、如何看懂波形及如何从波形上判断信号质量。”这个问题看似寥寥两行，其实是个范围非常大的问题。
6 F3 v$ \2 {$ O. I
, u# W, q7 z5 N8 P' q
- M; G/ P7 u: p8 P: H  R首先不同的信号有不同的测试方法：比如接口测试，那首先你得有个test fixture，将板子上的信号引到fixture上，然后用SMA cable或者probe进行测试，典型的有HDMI、USB、PCIE、网口等，如果你是板内信号测试，那你就在板上的测试点上用probe进行点测。
/ g9 O. i: e; p) H0 t: T$ q3 ?' e
" k$ _8 H: ?: l$ R
其次，不同的信号需要测试的参数不同：
/ z) X! J9 k1 F. x& W
( G0 d3 G) S8 G) r
) H4 P( X7 }* ]( ?7 V5 O有的要测skew，对间对内的skew都要测，典型就是各种显示接口，比如HDMI；
( t+ y8 `% N' c5 \7 G: {) g

有的要测波形、时序，像需要参考外部时钟采样的信号基本都要测，比如I2C、DDR等，其中像I2C这种菊花链结构信号，总线上会挂多个device，每个device有自己唯一的地址代码，所以要根据地址代码把每个device都测到；


有的只要测眼图即可，内嵌时钟信号的serdes信号都属于这种，比如PCIE；
6 d+ M  B; L) I9 o
, M9 \0 H  G8 B3 B; W# ?
有的要测板子工作时的极限情况，比如所有设备都插上同时工作时的电压跌落、插拔动作造成的浪涌，典型的就是USB；

7 Y4 J- N5 r( I
/ ~! a2 J' w( U有的要测试晶振出来时钟信号的频率及偏差，此时不能示波器测，要用频率计测（由于频率计的操作实在是太简单了，就不展开讲了）；
0 M/ c. w! Q4 p' F- Q% c4 e

前面列举的“有的……有的”都是针对信号，电源除了要分别测轻载、重载时的电源压降、纹波噪声，有时还要测power on、power off的时序。
$ [4 C2 p/ |  w' c( R4 D
, j7 j6 O/ X6 Y- s5 c7 x' q( M
下面我们从设计阶段简单介绍测试的过程。

6 W+ V1 `! B( e+ Z
/ s7 P7 H& \) R9 U. l* G5 B首先在设计时要考虑到这根信号是否有测试的需求，通常这个DFT（Design For Test）检查会放在设计基本完成时做。如果有测试需求，检查在RX BGA端附近有没有过孔或AC耦合电容，有就不需要再额外添加测试点，以避免引入多余的东西：一个开窗的圆形焊盘，肯定比你的走线要宽得多，这对于信号来说会额外增加一个阻抗不连续点。如果芯片直接表层出线且在芯片BGA 焊盘500mil以内都没有“天然的”测试点，那就需要人工额外加测试点了，测试点的要求是：位置加在500mil以内，越近越好，圆形测试点的直径越小越好，一般20mil。
: U5 l+ Q" N* U  p4 {

! k) y6 l  p# V, xPCB做好后，板厂会用TDR做基本的阻抗测试，但板厂做的是阻抗条测试，不是你板上真正的链路。所以一般你会拿到一两片光板，方便你自己做板内链路的阻抗测试。


等PCBA后，板子上电正常的才会拿去做SI测试，不要问什么……没有电哪来的信号。
" v6 m2 O% n1 x$ e+ N
% }5 X7 B+ C4 t. K
下面以一个DDR4-2400的地址信号测试为例简单介绍测试过程：先选一台带宽≥6GHz的示波器，加一根单端探棒、一根差分探棒；挑选最近、最远两个颗粒；单端、差分探棒分别点在颗粒端的地址、时钟信号上，如果你有芯片公司提供的tool也行，不然就得老老实实焊接进行探测了；然后调整触发电平使信号稳定的显示在屏幕上。
9 i2 ]% T$ |) A+ a结果发现最近的颗粒上在400mV~500mV间地址信号存在明显的回沟。功能测试也发现DDR4信号有误码，甚至都不能初始化。
8 c1 Z1 b, A) p# Y7 H* N8 v4 y作为仿真工程师，就喜欢做一下仿测拟合确认问题，万一是因为测试点的原因呢，毕竟测试点和芯片die还有一段距离呢（就算测试点就在pin上，pin到die还有一段封装长度），而且之前也常遇到测试点上波形不行，但是die上波形好好的情况。所以把测试数据保存成.csv格式文档，做了一下仿测拟合，测试点上的波形和测试结果拟合上后，去看第一个颗粒所有地址信号在die上的眼图……咦~~~确实有问题哦，绝大部分的地址信号的回勾都压到VIH/VIL电平了。

& `( h# i8 c# ~; Q; [9 F+ O; }

+ D! T1 }/ A- G& ?3 i2 {4 D

8 d0 i' v; R0 R  F: \' s, h  F我们知道这个回沟是由于颗粒感受到的阻抗不匹配造成的，因为DDR的地址信号大多数情况下都是一拖多的结构，每一个颗粒处在链路的不同位置，所以多重反射后每个颗粒感受的阻抗也是不一样的。为此，我们调整了走线以使减弱阻抗不匹配的反射程度，调整后颗粒die上所有的地址信号回沟都远离了VIL/VIH。
- }+ i+ ^! i8 g- y8 b: Q9 \
上面只是以地址信号的波形质量为例，当然还有其它参数要测，只是操作方法大同小异，就不一一列举了，不然就成SOP了。
% ]( ~' t7 F- x3 E$ C' m8 }; A/ R


4 k: b! `& r! H- g* r鉴于有些同学问的问题比较杂散，不太好穿插在文章里讲，只好单独给你们翻牌子了~~今天只能翻三位，不能更多啦~~
5 |0 J4 f% p3 M9 l

) H- l6 }) o  C“wifi等信号如何测试阻抗，测试走线的起点和终点分别在哪？”
. t) p9 L9 n" t  v" q
* r8 G4 D, F7 j6 w
: N+ d2 p- M$ }3 o+ c——阻抗测试不需要分起点和终点，从哪头测都行，哪头有测试点就在哪头测，但是通常情况下，像WiFi这种天线信号，只有芯片这边是有测试点的（信号pin开窗，同时有地pin），同时像WiFi这种天线信号测试，更通用的测试不是测阻抗，而是用矢网测驻波比。
. O5 H4 M; I- i- a# }2 E$ @1 S+ `         “网络分析仪怎么测阻抗？”

& Z! u" T% g: f$ ]1 E0 F
% j; {6 @- o) w5 C. }' F) i——网分是频域的仪器，但时域和频域之间可以通过傅里叶变换/逆傅里叶变换的数学运算来实现互换，所以只要在网分上安装了TDR控件，仪器就能将频域的S参数通过数学运算转成时域的阻抗，并显示在屏幕。同理如果你用时域的TDR测出了TDT，也可以显示出S参数。
. w  j! ]9 q4 E+ H

: o/ R5 c% N% m7 Y- F8 ]“高速连接器如何测试？”
, p- A4 q  e8 v% J, m5 ?4 l- A

——首先你得做套fixture：公头母头各一块，再加TRL校准板一块（或者买软件去嵌也可）；然后你得有台矢网哦~~

2 q, i% `& O. N5 M- F9 o0 @* T$ f) S
# N5 c- q; j5 x9 `) o— end —

8 Z1 Q9 D8 h5 d$ {本期提问
1 \9 ]2 q# F: k0 w- `% U
/ _$ r" x; O, e3 D9 A5 k. D9 X板级无源的性能最终是以有源结果作为定论，但板级有源示波器测试会有局限性，你遇到了哪些？
& M) n7 w2 U0 s& G. d9 q# ?
5 w: K' l, R  d( j
$ M/ l' _' o6 E
1 x6 U8 i8 O9 \9 v* F6 R8 L
- F+ F2 R& A+ R3 [. L+ c, g分享转发此文送专属记事本
& N7 t. y+ g; v5 f# \
' i. \: s1 p" e7 m; H! M4 l
1、将此文转发到行业微信群或者朋友圈，选其一即可。
: ]" F% V2 A  g7 ?# b; d) J  k2、截图后台至小编，即获赠刻字版记事本（封面可刻字、内页有高速设计仿真常用换算表等）。
3、截图后，再次发送：姓名+公司名称+手机+地址+刻字内容（仅限3个中文字以内）。
  S. t( e4 m, e3 l3 L( h, ^/ H# _4、本次活动有效期即日起至7月23日。
5、前200名有效，机会大大的有，笔记本福利的最后一波。

. m6 h  w1 |( E2 t( Z. K$ W


————你可能错过的往期干货————
  H# N) S" O8 v
没有测试的人生不完美
+ a- \; e$ a1 L% N3 q0 ?, t/ S5 I  F# ?宝藏文，高速先生所有原创技术文章，戳戳戳！

0 g1 I- M6 J: V( p! ?2 a
回复数字获取往期文章。（向上滑阅览）
  I' Y2 y0 i+ D2 g8 _* p8 I
回复36→高速串行之S参数系列
0 @2 `' G8 v/ v8 y% p回复35→高速串行之编码系列
+ C) @, A8 |: U+ s& F% W% K0 a6 Z回复34→高速串行之S参数-连接器系列
回复33→高速串行简史系列
; |* @' V- G- x0 \+ B2 W: a回复32→电源系列（下）
回复31→电源系列（上）
回复30→DDR系列（下）
回复29→DDR系列（上）
/ {. c; ^$ e0 I! T3 f$ d3 K. g1 e回复28→层叠系列（下）
; Z0 d+ N+ H( }6 G回复27→层叠系列（上）
1 ^) K; j+ @2 N7 A回复26→拓扑和端接系列（下）
回复25→拓扑和端接系列（上）
回复24→反射详解系列文章
回复23→阻抗系列（下）
回复22→阻抗系列（中）
+ m, F5 M- @% L6 v4 Y回复21→阻抗系列（上）
' y; L7 r( q+ d3 o回复20→绕线与时序
) ]+ V9 a" U& ?4 h回复19→SERDES与CDR系列
回复18→既等长，为何不等时系列
回复17→cadence等长处理&规则设置
回复16→DDR时序学习笔记系列
回复15→串行系列
回复14→DDR信号完整性仿真介绍系列
回复13→PCB设计技巧分享一二
回复12→高速设计三座大山
' p2 g, w5 F5 {* r# p" z# [回复11→PCB设计十大误区-绕不完的等长系列
1 T  z- ^% U6 h, `/ I+ q7 l回复10→PCB设计十大误区三
0 W( C( {) _0 r5 C回复09→DDRX系列
. b8 c+ a+ ?# ]4 ]- A回复08→高速串行系列
回复07→设计先生之回流设计系列
2 l! J3 ~+ e  X+ E, U: l& Y7 y  Z回复06→略谈Allegro Pcb Design 小技巧
回复05→PCB设计十大误区一二
回复04→微带线系列
- ^% P; O* A- |- J4 E回复03→抽丝剥茧系列
回复02→串扰探秘系列
回复01→案例分享系列
0 e) p% s' D6 G. n+ V