答题 | 漫谈板级有源测试

admin

上期话题
漫谈板级有源测试
0 I4 o: y! z8 ^8 @9 z) \$ I) g, W. z【文：刘丽娟】

& p# E5 H: N! E" N8 Q3 E（戳标题，即可查看上期文章回顾）
3 z% [  ?" s/ q' V. c问答板级无源的性能最终是以有源结果作为定论，但板级有源示波器测试会有局限性，你遇到了哪些？
) r5 c/ b& G; U" y  U# Q: p5 F板级示波器测试的局限性，我们排除探棒带宽，甚至寄生电容/电阻不同导致信号幅度不同的情况。
# v2 H! F" o) A

! l! q- P/ n; O4 w# k除了大家提到的由于布线空间、结构件的限制导致无法将测试点就近放到接收端，对于并行信号，就导致测试点的波形有可能跟芯片真正接收到波形差异比较大。
. E0 m" g& V1 H- _/ o6 M4 h; ^% b0 h

另一个问题是对于serdes信号，点测到的眼图是未经实际芯片内部CDR、均衡后的真正眼图。可能出现点测的眼图是闭合的，但实际功能测试/可靠性测试时一点问题都没有。此时一般不用示波器测了，而是通过串口用芯片自带的tool查看均衡后的误码率轮廓眼图。
示波器的存储深度，及是否四通道全带宽的限制也比较明显，对于小概率事件，会直接影响到你是否能捕捉得到。
( M& O9 W/ J+ F

. J3 g. {( E& ~/ [  K' W（以下内容选自部分网友答题）
1.测试点的限制。因探针接触和量产方便的原因，测试点有形状大小、到其它元素距离的要求，限制了它在空间较密的芯片区域放置。在远离芯片的走线区域可以放置，但距离信号的发送端或接收端较远，引入了Stub的阻抗不连续。2.有的板测试时通过夹具与探针，或连接器来引出信号，增加链路距离，容易带入噪声，造成信号幅度衰减，时序采样抖动。   
' |' l6 w+ \; B4 c: k@ 山水江南
8 o2 {' I& B# J/ ^. e5 R- B, ?6 p评分：3分
* _8 w9 A! ~2 r# y& w【1】、如果示波器探头的带宽不够，示波器的带宽再高也是无用，这是个瓶颈效应。（通常会在探头上会写明多少MHz）
【2】、示波器探头在使用时，必须保证地线夹子可靠的接了地（被测系统的地，非真正的大地），否则，就会看到一个很大的50Hz的信号，这是因为示波器的地线没连好，而感应到空间中的50Hz工频市电而产生的。这一点需要注意。
" S( n. S6 e1 x5 g5 H/ j【3】、示波器的探头寿命不好说，取决于使用环境和方法。示波器的探头有非常多的种类，不同的性能，比如高压，差分，有源高速探头等等，价格也相差很大，此外有的有源探头和电流探头需要进行零点漂移调整。
【4】、示波器探头在使用之前应该先对其阻抗匹配部分进行调节。如果阻抗不匹配的话，测量到的波形将会变形。   
@ 龍鳳呈祥
$ W. w8 b8 p; i0 a. ]3 {6 l0 }  S) T: J评分：3分
我司引入某品牌的ddr3，需要供应商做SI测试，供应商好像是把我们的板上的DDR取下，换上他们的，带走测试点的，有载板的DDR。进行SI测试。他们说这样很准。不知道是不是真的，咱也不敢问
@ 欧阳
/ L/ K; M$ C/ r+ m. l; ~评分：3分
某TI解串芯片，号称可以将高速串行信号进行均衡之后，从另外两个引脚输出，然后用示波器去测量，就可以得到信号均衡后的波形。不知道这个准不准  
( t! o2 @) D3 H) I@ Ben
1 J, o/ G+ n/ x4 [评分：3分
您所提到的调整走线以减小阻抗不匹配的程度，主要是调整不同segment的线宽么？我之前有遇到是线宽和线长都调节的情况，从仿真结果看，调整不同segment的长度，回钩会有改善，但我没太懂调整线长如何起的作用，请问你有遇到么，能具体分享一下么？
@ Lily
  U- l$ B0 ?, I9 X  o( h, q评分：2分
动态范围小。
/ s! y( n  Q* _& I8 ^& ~@ 涌
评分：2分
! W3 p! U. h6 A4 J示波器同时查看多个连续低占空比脉冲就要提高采集时间窗口，让它们落在有限的存储器内，大多数时候只能降低采样率达到，而这直接导致时间测试精度下降。
0 x, _9 o$ w- m5 T9 I! v4 Y@ Vincent
0 D4 d4 q/ v& s( ~* M% C1 j评分：3分
- ^3 d; S8 P+ E$ V6 h0 q, z# E板级有源测试可能受限于探头的带宽，动态，测试点的阻抗匹配，测试点的接地等。这些测试引入的误差都有可能影响你的判断。
! i# w& [3 ?. E# K8 ?, Q. s( G@ 杆
5 P# ]( H% D* ]1 @4 Z9 ]* ^$ \0 w评分：2分
5 y5 Q0 x0 S$ Y! ^# C1，示波器贷带宽的限制，包括探头2.  测试点可能会引入stub造成测试误差3.示波器的夹子测试环路引入外接干扰   
' C- ^0 j/ u: o5 y' W@ moody
4 q; N4 w& _" E$ S5 Z评分：2分
1，对于测试点选择要求高，尤其越高速越是严格，否则测试结果无意义，除非有完美的去嵌。
2，高速串行总线，如PCIE3.0等，接收端都有内部均衡，而示波器虽有但不完全一致，导致示波器的结果与实际有偏差
3，需要定制特定的夹具，才能更好测量，成本高。
4，带宽不够、采样率导致的细节丢失，采样深度大而处理速度非常慢。
/ g! `7 S# _' [5，死区的存在，导致抓取小概率的信号异常要对信号非常了解，合理设定才能较快捕获。
# a+ A+ B* c9 q: _" L6 P( B6，对信号带宽与之带宽有几倍关系要求，否则测试结果会有偏差大，可测试信号范围有限。   
9 ]" G" Q5 ^* t@ hk
评分：3分
评分：3分
( X( U) W( S0 D1 @4 ~$ Z' u更多精彩留言，请点击左下角原文阅读~
8 h7 P' h! T+ P1 b- @' B6 J* _查看我的积分，回复关键词“2019积分”；
看看我能兑换什么礼物，回复关键词“积分商城”；
/ g9 N& {9 A9 Z; @! `1 C

4 d+ o: G+ o4 t, |+ z; A  u
7 O( D1 R8 t, y. Z5 j6 U- \7 y
————你可能错过的往期干货————

9 X2 o) t0 q+ U0 A2 h! p漫谈板级有源测试
* z8 Y1 g# j5 I* [+ J5 L宝藏文，高速先生所有原创技术文章，戳戳戳！

5 e1 Y5 ^/ C: j: c( g% R/ t
9 h5 Y$ m% R" j# j) Y4 C" w' _8 M