围殴DDR系列之设计与仿真分析篇

admin

文 / 姜杰（微信公众号：高速先生）
) l% M% Y$ [1 W) k
* I1 e. m& p" I8 }
作为高速先生的宝藏话题，DDR的设计与仿真一直是我们关注的重点，上周五的文章介绍了DDR的发展历史、关键技术和JEDEC标准，本周继续对DDR设计及仿真分析的文章进行分类导读。

. _9 U$ P* C: f3 O% H) U, K4 h& ?' c


; y9 z1 s3 b# C01


对于Layout工程师而言，最关心的莫过于DDR的设计要点。比如，在布局阶段，需要评估DDR走线拓扑对布局的影响（主要针对地址控制类信号）、滤波电容的布局要求、VREF电路布局、匹配电阻的布局等；在布线阶段，除了走线拓扑，还需要关注等长要求和电源设计。《DDR3布局的那些事儿》、《DDR3布线的那些事儿》
7 b+ d( I# Y# ^
6 j/ k' g8 |5 o, w+ c
: \' T4 Z2 j4 s% d: O0 g
# Q. e4 y# o* {! y4 c, F' [
8 Q* P& ~6 D+ N' y' _7 g02


( L6 y8 a: Y3 I8 j9 i) t提到DDR设计，少不了线长匹配和时序要求，对于DDR等长要求的总体原则是：地址、控制/命令信号与时钟做等长。DQ/DM信号与DQS做等长。本文用仿真实例向大家展示DDR中地址相对于时钟的建立时间与保持时间。《DDR线长匹配与时序（上）》
3 L+ O) a* c. _. Y  Q0 u0 i
2 g$ W1 A+ z9 p! t" n5 b


6 C2 ^1 u8 \7 i; }- f03
: i9 @  J5 {* V

数据信号与DQS又是什么样的关系呢？DDR和普通的SDRAM相比，读取速率翻番，这个又该怎么理解？对等长要求的影响如何？《DDR线长匹配与时序（下）》
1 h6 m" _$ [( L  Z* t( {
/ J6 \. i9 ]% {6 m
04

& f) P; B5 ~7 C* F
DDR信号网络多，走线密度大，速率较高，DDR信号质量直接关系到整块板子的设计成败，此时，仿真分析会为我们的设计提供有力的支撑。本文通过几个案例让初学者对DDR仿真有一个简单的认识。《DDR信号完整性仿真介绍一》、《DDR信号完整性仿真介绍二》

! m3 u" F6 v: d6 T) s) g; M
4 d8 o: V! [/ N# b6 b! `05

; n/ _: z! C3 K2 p/ p) P% |
. t3 b6 p$ F. }; @; k' D此外，对于DDR这种并行信号的串扰该如何评估？希望这篇文章对你有所启发。《几张图让你轻松理解DDR的串扰》
  U2 T7 I/ p, ]' O5 K
- B, h- t6 j: A
% V5 g  O" Z. w1 p


+ z" r5 n5 r( ?/ k: W0 W
. x8 X. T& L6 q————你可能错过的往期干货————
" v  V' t% S: b$ T9 p' F0 n




2 D: P5 @1 W3 y- Z漫谈板级有源测试
围殴DDR系列
宝藏文，高速先生所有原创技术文章，戳戳戳！
" v0 I% }4 f2 C4 m- v1 o! l2 p