Fly_by 拓扑结构，真的这么高大上？

admin

微信公众号 | 高速先生
文 | 周伟
, p  t; ?- f$ @; ^本文首发于2014年

1 s# E. `- I1 V
最近互联网上火热话题之一是BAT三大佬在乌镇世界互联网大会上的峰会论剑，“高富帅们”总是被大家追捧的对象，不追星的我这次我也不能免俗，跟着追了一把风。其中印象最深刻的还是马云大佬的一些话，在此也借大佬的话和大家分享下。
) ^3 m4 ?$ T/ ]0 H2 K

, ?. U8 `3 q8 v2 [. Q马云表示，“做任何生意，必须想到3W，Win，三个Win，第一个Win，是客户Win，你做任何事情，客户首先要赢，第二个Win，合作伙伴一定要赢，第三个Win，你要赢。三个赢，你少中间任何一个赢，这个生意没法做下去。”

3 X$ e5 l  i( Y" ?0 ~( W+ Z- d
马云更表示，“我今天讲这句话，放在这儿，一百年以后我们来证明，一定是以我为中心变到以他人为中心。IT时代到DT时代，最小的标志是你的思想，如何帮助别人成功。”
* L- @0 s0 Z, r3 q$ G7 _
- l" _: K+ E  r& F# z
由此我又不禁想起了自己的工作价值，以前纯粹做仿真出报告，任务一戳接着一戳，天天同样的任务遇到大致相同的错误，自己没有提升别人也没有提升，大家都在重复同样的错误；自从组建高速先生平台后，发现我们的工作性质变得有意义了，我们把自己的经验和遇到的错误在平台上和大家分享，这个不正是符合大佬的说法吗？让客户进步，也让我们的合作伙伴（客户兼设计人员）进步，同时自己也在进步，我们也走在了大佬说的如何帮助别人成功的路上，想着自己和大佬走在同一条路上的感觉，早上上班高峰期堵车的阴霾一下子就消散了，大佬说不定也在堵车呢，哈哈！
5 q. O& W' ^* \/ n* d
4 ~# _) T6 t3 B
, o- ]# C+ m  u, F1 C回到正题，上回说了不支持读写平衡功能的DDR3主控芯片是不能用Fly_by拓扑结构的，然后马上有人来问了，到底什么是Fly_by拓扑结构呢？Fly_by到底有什么好处？
# i2 d% N6 c1 P' z# ^
; E. F3 ]3 O. v5 `9 K3 A  e
简单的说，Fly_by拓扑结构其实就是菊花链拓扑结构，只是在菊花链的基础上有一定的约束罢了，如下图一所示。
$ n  ?5 ]6 b- M0 e" B

图一 Fly_by拓扑结构

! A6 D5 q+ I# {$ u9 B
当然，Fly_by拓扑是针对DDR3的时钟、地址、控制和命令信号而言，数据信号就不存在fly-ly拓扑的说法啦，从上图一来看，这种结构要求主干线到各颗粒的分支尽量短（上图红色部分，时钟信号<150mil，其他信号<200mil最好），且在末端采用上拉电阻到Vtt，这么看来是不是觉得fly_by其实就是在菊花链的基础上取了个“高大上”的名字罢了？

* G5 C- D0 H- o) B
那fly_by到底有什么好处呢？这个当然是相对于T型结构来说的，如下图二所示的T型结构。
& C/ n; A0 ^: j* ^( M% e6 D8 ^

图二 T型拓扑结构

% t& _" W; x- g  @9 p* W

T型拓扑结构，我们又叫等臂分支结构，顾名思义，T型两端的分支需要等长，就好像我们的两支手臂一样。既然涉及到等长，设计人员就比较清楚了，等长就意味着需要绕线，绕线就需要大量的走线空间，谈到空间，大家就都明白了，在现在的寸土寸金时代，哪有那么多的空间哦，所以PCB板上的空间也不例外，空间也意味着money！尼玛，什么都谈钱的时代啊，还能不能好好的做设计了！醒醒，回到现实吧！用T型结构会占用更多的空间，尤其是颗粒很多的情况下，而fly_by从头到尾串下来，不用过多的绕线，当然就比较省空间啦！这也是为什么大多数设计工程师看到DDR3就喜欢用fly_by的缘故吧。
) J3 m; L1 v* C# [" ^, t( k

( b6 Y6 z0 B( ?9 \除了省空间，fly_by的信号质量会不会更好一点呢？答案是：it depends……


, X) i$ F0 V3 ?! j在SI领域大佬们都喜欢用这个来回答，这简直是放之四海而皆准的答案啊。


确实，这个要看情况。如果DDR3颗粒负载数量多的话（通常>4片），采用fly_by的拓扑结构信号质量总体会比T型结构好，但如果颗粒数量比较少（通常<4片），那么这2种拓扑的信号质量总体上就没有太大的差别，这个时候采用哪种拓扑就依个人所好了。下图三是同样接了18片颗粒的情况下最好信号的仿真眼图对比，采用fly_by的结果明显好于T型拓扑的结果。
+ f' y( {! @: r; w5 _

图三

( c. l' z4 h, V1 c5 p" u" v6 }— end —



1 ^4 T* {8 O6 L+ V2 ?/ x1 c$ g
5 f+ b" R3 o/ W' B回复数字获取往期文章。（向上滑阅览）

回复36→高速串行之S参数系列
回复35→高速串行之编码系列
$ I3 {8 k0 _$ m% J回复34→高速串行之S参数-连接器系列
回复33→高速串行简史系列
回复32→电源系列（下）
! O8 F2 m& e% w& ]1 u9 l; M  s回复31→电源系列（上）
9 D- m! A3 T0 E; U9 x4 `9 O回复30→DDR系列（下）
' o+ W! k1 N) g$ j) N1 H$ ~% X  \1 r回复29→DDR系列（上）
回复28→层叠系列（下）
回复27→层叠系列（上）
回复26→拓扑和端接系列（下）
. T5 a* i! {" R7 L. G回复25→拓扑和端接系列（上）
回复24→反射详解系列文章
  W$ k1 L% O$ x  ]0 x回复23→阻抗系列（下）
, W# e9 ?. c. C* [回复22→阻抗系列（中）
回复21→阻抗系列（上）
回复20→绕线与时序
回复19→SERDES与CDR系列
回复18→既等长，为何不等时系列
6 e# O9 m& J. s回复17→cadence等长处理&规则设置
! k$ M$ `2 a3 _7 X回复16→DDR时序学习笔记系列
8 U1 h% b2 ~7 s5 K, m+ [回复15→串行系列
. k0 Y5 _$ M5 N( w回复14→DDR信号完整性仿真介绍系列
( p8 x$ @& {  u: O回复13→PCB设计技巧分享一二
4 A9 h: M; L5 @  c& z回复12→高速设计三座大山
1 \5 T9 ^) u9 Z: j回复11→PCB设计十大误区-绕不完的等长系列
回复10→PCB设计十大误区三
& D+ s) ^# U/ D* I( b回复09→DDRX系列
3 E1 i: f( B& o* v9 H" K% c回复08→高速串行系列
# ^% [( Q6 X: B& m* M, L: \7 Y% e回复07→设计先生之回流设计系列
0 z! y5 o- A! q回复06→略谈Allegro Pcb Design 小技巧
回复05→PCB设计十大误区一二
回复04→微带线系列
  j) \; C( V# K* ^. z+ F( b回复03→抽丝剥茧系列
回复02→串扰探秘系列
回复01→案例分享系列
6 O3 w; O! j; z