【原创】高速电路之信号完整性设计check list

admin

编者注：高速PCB设计有很多比较考究的点，包括常规的设计要求、信号完整性的要求、电源完整性的要求、EMC的要求、特殊设计要求等等。本文主要是针对高速电路信号总线做了一些比较常规的要求列举了一些检查要点，其实还可以进一步的细化，比如针对1.6mm板厚的设计，使用的diff-end via的结构是8mil的drill，16mil的pad，40mil的anti-pad，36mil的via间距。这都需要根据实际的情况而定。所以网上很多经验法则都是仅供参考的，包括本文也是如此。

* ^7 }  y. M1 D& E
; r# t* Q1 J2 f6 ?/ q7 G随着信号速率的提升，电子产品设计也是越来越复杂。无论设计的能力有多强、设计经验多丰富，总会出现一些意向不到的问题。所以很多公司，都会有一些设计规则，让大家在设计中有据可依，也可以在设计完成之后作为checklist，一步一步的检查。下面列举了一些在信号完整性以及电源完整性中需要检查的点：
$ L; ]; p7 `; V. S- {1、阻抗是否满足设计要求，这主要根据传输线的结构检查确认。不同的总线有不一样的需求。

2 b% Q- j7 L1 U% v# W7 _/ r

- p) \9 o! l. e6 }! w2、高速信号线不要跨分割布线。

3、拓扑结构是否满足设计要求，对于SerDes总线，基本都是采用的点对点的设计结构，但是对于Memory，会涉及到T-type和Fly-by结构的选择，以及拓扑结构中每一段传输线的结构。
" i  I! U' l$ \' c

5 S. ~+ _9 I8 }$ z  M3 V
+ W- T# e8 t' h& f" X
4、差分对内等长是否满足要求。对于速率特别高的总线，尽量满足等相位或者等时的要求。

9 H8 T# @6 R: v9 K  F0 u+ `/ D7 x4 s& S5、对于特定的总线，其对与对之间等长是否满足要求。
% D# }0 S# c8 H6 a7 b

" d; a+ C: @# O& n, D9 q% x6 d
6、高速信号网络不要布在板边，在比较大的散热通道附近也不要有高速信号线。
3 p# ~- W2 V# p: k5 b3 d/ r6 E7、信号线与信号之间的距离是否足够大，使串扰足够小。

4 T( l9 E: o, D; A3 K; W8、如果要给高速信号网络包地线保护，那么要有足够的距离（3W），避免因为包地导致新的信号完整性问题。
0 ^0 F7 g0 h, `. e0 l

# @' S% H% F* B/ w9、发送端与接收端的信号线距离尽量远，能分层布线最好。
. D1 O/ a% Y* U, C
0 Y; Q8 g1 @6 i6 d: F/ {10、在高速电路的PCB板中不要出现浮铜，要么去掉，要么在浮铜上加GND via。

# B3 M$ t( W1 j2 d: T9 y
* N1 }& K- E4 [. C6 o11、高速信号网络的via不易过多，一般除了BGA或者Connector处，其它区域不超过1个，最差不超过2个via，同时要优化via到比较合适的大小。
12、观察高速信号的stub是否足够短，是否需要使用Back-drill。
5 K9 B# v$ \+ _6 _1 i$ R

13、高速信号线在换层时，其via附近是否有伴随GND Via。

. z- ^, D$ d" Y" x- S14、如果信号线有冗余设计，要确保传输线的stub要足够短，尽量减少信号完整性问题。
15、电源平面的设计是否满足通流的要求。

  B' u9 R6 c7 E, I9 N

16、去耦电容的摆放是否合适，一般都是越小容量的电容越靠近芯片的摆放。
; n: Y4 ~; p' t: \! y9 E9 x! x

. \$ [1 v4 W6 i! m) Q

" x. \" G5 V8 q17、去耦电容的出线是否满足短而粗的要求。
. z! D4 k- k( p( w9 t$ e2 C" T

$ D  U4 e  H6 j. ~% o. l8 r

; J( T6 y. b% j/ N+ S$ v$ j

以上只是之前做产品时做的关于高速产品设计简单SI部分的checklist。对于具体的产品和总线都有布线和结构等具体的要求。
1 |2 D6 i1 T2 m/ ]+ L
# l! L& n( }$ @" c不管是设计工具，还是仿真工具都在朝着越来越方便高效的方向发展。这样工程师在设计过程中都可以方便地使用工具进行仿真验证并检查设计的是否满足要求。
$ h2 I/ x9 y, ]8 Y) l! }' T

" i0 |6 P! H8 N* w- l5 n+ k

& y$ U9 N) Z- M# f& ^

蒋修国