一组16路的lvds总线，频率为96m，在放置收端100欧电阻有什么要求呢？

39 主题	122 帖子	-1万积分

未知游客(0)

积分: -11875

发消息

电梯直达

1^#

发表于 2008-5-8 16:29 | 只看该作者回帖奖励

|倒序浏览 |阅读模式

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

一组16路的lvds总线，频率为96m，在放置收端100欧电阻有什么要求呢？
具体问题描述如下：
我在检查pcb时发现，100欧的电阻到收端的距离差别较大（最大1cm），但是由于FPGA的正面无法放置，只能在背面。
而背面首先是滤波电容。LVDS总线收端电阻只能放置在FPGA的边上，这样导致了电阻到收端的距离差别较大，高手请
发表看看，该布局是否有问题，多谢！！！

分享到: QQ好友和群 QQ空间 腾讯微博 腾讯朋友 微信

收藏0 支持！0 反对！0

下载资料威望不够？点击查看获取威望的N种方法>>

返回列表

相约鹏城|11.15-19高交会X慕尼黑华南电子展X华南电路板博览会X半导体显示展: 高交会 - 智能制造、慕尼黑华南电子展、慕尼黑华南电子生产设备展、华南先进激光及加工应用技术展览会、华南电路板国际贸易采购博览会、机器视觉展暨机器视觉技术及工业应用研讨会，将于2022年11月15日-17日在深圳国际会展中心（宝安新馆）举办，展会立足粤港澳大湾区，辐射华南、西南及东南亚市场，为经济复苏献力。

查看 »

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-12-27 03:48 , Processed in 0.055497 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

		自动登录	找回密码
密码			注册

一组16路的lvds总线，频率为96m，在放置收端100欧电阻有什么要求呢？

EDA365欢迎您！

推荐内容 /1